名称：AVAGO光纤收发器
型号：HFBR-1521Z
厂家：AVAGO
分类：光电子器件
子类：光纤接头/接续
数量：4086
产品说明
产品种类： 光纤发射器、接收器、收发器
产品： Transmitters
数据速率： 5MBd
波长： 660nm
最大输出电流： 5.1mA
工作电源电压： 5V
最大工作温度： +85C
最小工作温度： -40C
封装/箱体： -
封装： Tube
商标： AvagoTechnologies
纤维类型： PlasticFiber
工厂包装数量： 200
频谱带宽 -
电压 - 正向（Vf）（典型值） 2.02V
电流 - DC 正向（If） 80mA
电压 - DC 反向（Vr）（最大值） 5V
电容 86pF
连接器类型 多用链路
HFBR-1521Z Broadcom Limited | 516-2043-ND | Digi-Key Electronics" />
1 FPGA逻辑程序
使用Verilog编写FPGA逻辑控制程序，共有5个底层模块和1个顶层模块。每个模块负责不同的功能。顶层模块为PCIE_CAMLINK模块，它通过调用其他模块的功能来实现整个系统的功能；CAMLINK模块用来控制Camera Link接口的读写；DoubleSdcon模块用来控制SDRAM芯片的使能和读写，实现图像的乒乓操作；FIFO模块用来缓冲数据和匹配各芯片的工作速度；C_16450模块进行串行到并行的转换，完成对CamLink相机的控制；PEX8311-LOCAL模块用来控制PCI—Express接口部分的读写，也就是对PEX8311芯片进行控制，对PEX8311的控制是实现PCI—Exp-ress总线的关键。
设计中是通过编写状态机（FSM，Finite State Machine）来对PEX8311的读写进行控制的。图3为PEX8311的单周期读写的Verilog HDL语言时序控制状态机设计。状态0为空闲状态，如本地总线请求信号LHOLD被置为1，则转到状态1，否则停留在状态0。状态1为总线保持状态，在此状态下应将本地总线响应信号LHOLDA置为1。如ADS信号为0且LW／R为1转到状态2；如ADS信号为0且LW／R和BLAST都为1转到状态3，为单周期读状态。状态2为单周期写状态，在此状态下要置READY信号0，以表示写数据有效，在BLAST为0时转到状态3。状态3为读写完成操作状态，当LHOLD被置为0时，表明PEX8311不再请求本地总线，转到状态0，当BLAST为0且LHOLD为1时，表明PEX8311还要进行读写数据，则转到状态1继续。
基于PEX8311芯片和FPGA器件实现高速图像数据系统的设计
3．2 驱动程序
PCI—E总线与PCI总线在软件层是完全兼容的，因此PCI—E总线驱动程序的开发过程与PCI设备驱动程序的开发过程是一样的。本设计使用VC++6．0和开发工具包Driver Studio（DS）进行驱动程序的开发。DS可以集成到Visual C++环境中，针对特定的应用生成相应的驱动程序框架，在编程中采用面向对象的编程方法，极大地提高了编程效率。
驱动程序主要完成的功能：1）设备的初始化，找到所要控制的硬件，在驱动程序对象中设置驱动程序分发例程的程序入口点，建立所有驱动程序对象或其他系统资源；2）创建设备对象，利用AddDevice函数创建了一个设备对象，并将其连接到以PD0为底的设备堆栈中；3）中断的响应与处理，完成对外部硬件中断的响应并将中断信息传递给应用程序；4）DMA操作，完成DMA的读写操作并在DMA传输结束后产生DMA中断，通过响应的DMA中断，将传输的数据发送到外部总线或应用程序。
MP1593DN-LF-ZMP111DS-LF-Z
MP1653GTF-Z
TPA6112A2DGQ
TPA6112A2DGQ
TPA3100D2PHP
TPA6138A2PWR
TPA3113D2PWPR
3TPA6112A2DGQ
TPA6112A2DGQ
TPD12S521DBTR
TPD12S521DBTR
TPA3110LD2PWPR
TPA3100D2PHP
TPIC6B273N
TPIC6B596DWRG4
TPIC6A259NE
TPIC6A259NE
TPIC6A259NE
TPIC6B273N
TPIC6B273N
TS3USB221DRCR
TSUMV56RUU-SJ
TS3A4751RUCR
TSS721AD
