可调的VREFDQ生成
s 1.2V伪开漏I/O
s在TC温度范围内8192循环刷新时间:
在-40°c至85°c时，n 64ms
n 32ms，温度85i℃至95i℃
在50°c至1051°c下工作16ms
S 16家内部银行(x4, x8): 4组，每组4家银行
8个内部银行(x16): 2组，每组4个银行
S 8n位预取架构
可编程数据频闪前奏
数据频闪预处理训练
命令/地址延迟(CAL)
s多用途寄存器读写能力
写均衡
s自我刷新模式
低功耗自动刷新(LPASR)
s温控刷新(TCR)
s细粒度刷新
自我刷新中止
s最省电
输出驱动器校准
标称，公园，和动态模端终止
(ODT)
数据总线的DBI (Data bus inversion)
s CA (Command/Address)校验
数据写入循环冗余校验(CRC)
每个dram的可寻址性
s连通性测试
符合JEDEC jed -79-4标准
s的sPPR和hPPR能力
MBIST-PPR支持
