AS7C1024B
功能说明
该AS7C1024B是组织为131072字× 8高性能的CMOS 1048576位的静态随机存取存储器(SRAM)器件
位。它是专为需要快速数据存取,低功耗,以及简单的接口都需要的存储器应用。
平等地址访问和周期时间(T
AA
, t
RC
, t
WC
)的10/12/15/20 NS与输出使能访问时间(T
OE
)的5/6/7/8 NS是理想的高
高性能的应用。活跃的高和低的芯片使能( CE1 , CE2 )允许轻松扩展内存与多个银行系统。
当CE1是高还是CE2为低电平时,器件进入待机模式。如果输入切换仍,设备会消耗我
SB
力。如果总线是
静态的,那么完全待机功耗达到(我
SB1
) 。例如, AS7C1024B保证不超过55毫瓦的名义下全面待命
条件。
写周期是由断言写使能( WE)完成,这两个芯片使( CE1 , CE2 ) 。输入引脚上的I / O0通过我的数据/ O7是
写在WE (写周期1)和CE1和CE2是(写周期2)的活性 - 无效边缘的上升沿。为了防止总线冲突,外部
设备应该驱动的I / O引脚只后输出已停用与输出使能(OE )或写使能(WE ) 。
读周期是由断言输出使能( OE )完成,这两个芯片使( CE1 , CE2 ) ,用写使能( WE)高。该芯片驱动I /
O引脚的输入地址所引用的数据字。当任一芯片使能无效时,输出使能无效,或写使能是激活的,
输出驱动器保持在高阻抗模式。
绝对最大额定值
参数
在V电压
CC
相对于GND
任何引脚相对于GND电压
功耗
存储温度(塑料)
环境温度与V
CC
应用的
DC电流转换成输出(低电平)
符号
V
t1
V
t2
P
D
T
英镑
T
BIAS
I
OUT
民
–0.50
–0.50
–
–65
–55
–
最大
+7.0
V
CC
+0.50
1.0
+150
+125
20
单位
V
V
W
°C
°C
mA
注:应力大于那些在上市
绝对最大额定值
可能对器件造成永久性损坏。这是一个额定值只和功能
该设备在这些或以外的本规范的业务部门所标明的任何其他条件的操作不暗示。暴露在绝对
最大额定值条件下工作会影响其可靠性。
真值表
CE1
H
X
L
L
L
CE2
X
L
H
H
H
WE
X
X
H
H
L
OE
X
X
H
L
X
数据
高Z
高Z
高Z
D
OUT
D
IN
模式
待机(我
SB
, I
SB1
)
待机(我
SB
, I
SB1
)
禁止输出(I
CC
)
阅读(我
CC
)
写(
ICC
)
关键: X =无关,L =低,H =高
3/26/04, v 1.2
半导体联盟
9 P. 2
AS7C1024B
读周期(在整个工作范围内)
3,9,12
-10
参数
读周期时间
地址访问时间
芯片使能( CE1 )访问时间
芯片使能( CE2 )访问时间
输出使能( OE )访问时间
t
RC
t
AA
t
ACE1
t
ACE2
t
OE
10
-
-
-
-
3
3
3
-
-
0
–
0
–
-
10
10
10
5
-
-
-
4
4
-
4
-
10
12
–
–
–
–
3
3
3
–
–
0
–
0
–
-12
–
12
12
12
6
–
–
–
5
5
–
5
–
12
15
–
–
–
–
3
3
3
–
–
0
–
0
–
-15
–
15
15
15
7
–
–
–
6
6
–
6
–
15
20
–
–
–
–
3
3
3
–
–
0
–
0
–
-20
笔记
3
3, 12
3, 12
5
4, 5, 12
4, 5, 12
4, 5, 12
4, 5, 12
4, 5
4, 5
4, 5, 12
4, 5, 12
–
20
20
20
8
–
–
–
7
7
–
7
–
20
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
符号最小值最大值最小值最大值最小值最大值最小值最大值单位
从地址变更吨输出保持
OH
CE1低到低Z输出
t
CLZ1
CE2高到低Z输出
CE1低到高Z输出
CE2低到高Z输出
OE低到低Z输出
OE高到高Z输出
电时间
关机时间
t
CLZ2
t
CHZ1
t
CHZ2
t
OLZ
t
OHZ
t
PU
t
PD
关键开关波形
瑞星输入
下降输入
未定义/无所谓
读取波形1 (地址控制)
3,6,7,9,12
t
RC
地址
D
OUT
t
AA
数据有效
t
OH
读取波形2 ( CE1 , CE2和OE控制)
3,6,8,9,12
CE1
CE2
OE
D
OUT
当前
供应
t
ACE1
,
tACE2
t
CLZ1
, t
CLZ2
t
PU
数据有效
t
PD
50%
50%
I
CC
I
SB
t
OE
t
OLZ
t
OHZ
t
CHZ1
, t
CHZ2
t
RC1
3/26/04, v 1.2
半导体联盟
9 P. 4