CAT24FC65 ， CAT24FC66
64K位I
2
串行EEPROM CMOS与部分阵列写保护
特点
I
快速模式I
2
C总线兼容*
I
最大时钟频率：
I
5毫秒的最大写周期时间
I
写保护功能
- 400KHz时为VCC = 2.5V至5.5V
I
施密特触发器滤波输入，
噪声抑制
I
低功耗CMOS技术
I
64字节页写缓冲
I
自定时写周期自动清零
I
工业和汽车温度范围
- 底部1/4阵列在V保护时， WP
IH
(CAT24FC65)
- 前1/4阵列保护时， WP在V
IH
(CAT24FC66)
I
百万编程/擦除周期
I
百年数据保留
I
8引脚DIP ， 8引脚SOIC （ JEDEC ） ， 8引脚SOIC
（ EIAJ ） ， 8引脚TSSOP和TDFN封装
描述
该CAT24FC65 / 66是一个64K位串行CMOS EEPROM
内部组织为每个8位8,192字。
Catalyst的先进CMOS技术实质上
降低设备功耗的要求。
该CAT24FC65 / 66具有64字节页写
缓冲区。该设备通过I操作
2
C总线串行
接口是采用8引脚DIP，SOIC和TSSOP封装
和TDFN封装。
引脚配置
DIP封装（ P，L ， GL ）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
框图
外部负载
DOUT
确认
VCC
VSS
字地址
缓冲器
COLUMN
解码器
512
SDA
START / STOP
逻辑
检测放大器
移位寄存器
A0
1
A1
2
A2
3
VSS
4
8
VCC
7
WP
6
SCL
5
SDA
TDFN封装（ RD2 ， ZD2 ）
SOIC封装
（J ，W ， K，X ， GW ， GX ）
A0
A1
A2
VSS
1
2
3
4
8
7
6
5
（ TOP VIEW ）
TSSOP封装（U ， Y， GY ）
1
2
3
4
8
7
6
5
VCC
WP
SCL
SDA
WP
VCC
A0
WP
A1
SCL
A2
SDA
VSS
XDEC
控制
逻辑
128
EEPROM
128X512
引脚功能
引脚名称
A0, A1, A2
SDA
SCL
WP
V
CC
V
SS
NC
功能
地址输入
串行数据/地址
串行时钟
写保护
+ 2.5V至+ 5.5V单电源供电
地
无连接
SCL
A0
A1
A2
状态计数器
SLAVE
地址
比较
高电压/
定时控制
存储数据
* Catalyst半导体是由飞利浦公司获发牌进行的I
2
C总线协议。
2005 Catalyst半导体公司
特性如有变更，恕不另行通知
1
文档。 1047号，第
CAT24FC65/66
绝对最大额定值*
高温下偏置................. -55 ° C至+ 125°C
存储温度....................... -65 ° C至+ 150°C
任何引脚的电压
对于地面
(1)
........... -2.0V到+ V
CC
+ 2.0V
V
CC
相对于地面............... -2.0V至+ 7.0V
封装功耗
能力（ TA = 25℃） ................................... 1.0W
引线焊接温度（ 10秒） ............ 300℃
输出短路电流
(2)
........................百毫安
* COMMENT
强调上述“绝对最大额定值”，可能
对器件造成永久性损坏。这些压力额定值只，
该器件在这些或任何其它的条件和功能操作
那些在本规范的业务部门所列出的之外不
暗示。暴露于任何绝对最大额定值长时间
可能影响器件的性能和可靠性。
可靠性的特点
(3)
符号
N
结束
T
DR
V
ZAP
I
LTH(4)
参数
耐力
数据保留
ESD敏感性
闭锁
民
1,000,000
100
4000
100
典型值
最大
单位
周期/字节
岁月
伏
mA
直流工作特性
V
CC
= + 2.5V至+ 5.5V ，除非另有说明。
符号
I
CC1
I
CC2
I
SB(5)
I
LI
I
LO
V
IL
V
IH
V
OL1
参数
电源电流 - 阅读
电源电流 - 写
待机电流
输入漏电流
输出漏电流
输入低电压
输入高电压
输出低电压（V
CC
= +3.0V)
I
OL
= 3.0毫安
测试条件
f
SCL
= 400千赫
V
CC
=5V
f
SCL
= 400kHz的
V
CC
=5V
V
IN
= GND或V
CC
V
CC
=5V
V
IN
= GND到V
CC
V
OUT
= GND到V
CC
-0.5
V
CC
x 0.7
民
典型值
最大
400
3
1
1
1
V
CC
x 0.3
V
CC
+ 0.5
0.4
单位
A
mA
A
A
A
V
V
V
电容
T
A
= 25 ° C，F = 1.0兆赫，V
CC
= 5V
符号
TEST
C
I/O(3)
C
IN(3)
Z
WPL
Z
WPH
输入/输出电容（ SDA ）
输入电容（ SCL ， WP ， A0 ， A1 ）
WP输入阻抗
WP输入阻抗
条件
V
I / O
= 0V
V
IN
= 0V
V
IN
≤
0.5V
V
IN
>0.7VxV
CC
民
典型值
最大
8
6
单位
pF
pF
k
k
5
500
70
注意：
（1 ）最小的直流输入电压为-0.5V 。在转换过程中，输入可能下冲至-2.0V为小于20毫微秒周期。最大直流
电压输出引脚为V
CC
+ 0.5V ，这可能会过冲至V
CC
+ 2.0V为小于20ns的周期。
（2）输出短路不超过一秒。不超过一个输出短路的时间。
（ 3 ）这些参数，并初步设计或过程的变化影响，根据相应的AEC -Q100标准的参数进行测试后，
和JEDEC测试方法。
提供（ 4 ）闩锁保护的压力高达100毫安的地址和数据引脚从-1V到V
CC
+1V.
（ 5 ）待机电流（I
SB
) = 10
A
最大的扩展级温度范围。
文档。 1047号，第
2
2005 Catalyst半导体公司
特性如有变更，恕不另行通知
CAT24FC65/66
交流特性
V
CC
= + 2.5V至+ 5.5V ，除非另有说明
输出负载1 TTL门和100pF电容
阅读&写周期极限
符号
参数
VCC = 2.5V - 5.5V
民
F
SCL
t
AA
t
BUF(2)
t
高清： STA
t
低
t
高
t
SU ： STA
t
高清： DAT
t
苏： DAT
t
R(2)
t
F(2)
t
苏： STO
t
DH
t
WR
t
SP
t
SU ; WP
t
HD ; WP
时钟频率
SCL低到SDA数据输出和ACK出
时间的公交车必须在新的传输前免费
可以启动
START条件保持时间
时钟低电平时间
时钟高电平时间
启动条件建立时间（对于一个重复启动条件）
数据保持时间
数据建立时间
SDA和SCL上升时间
SDA和SCL下降时间
停止条件的建立时间
数据输出保持时间
写周期时间
输入抑制（ SDA ， SCL ）
WP建立时间
WP保持时间
600
1300
600
50
5
50
50
1300
600
1300
600
600
0
100
300
300
最大
400
900
单位
千赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ms
ns
ns
ns
上电时序
(2)(3)
符号
t
PUR
t
PUW
参数
上电到读操作
上电到写操作
民
典型值
最大
1
1
单位
ms
ms
注意：
（ 1 ） AC测量条件：
RL （连接到V
CC
): 0.3V
CC
0.7 V
CC
输入上升和下降时间： <为50ns
输入和输出时序参考电压： 0.5 V
CC
（ 2 ）此参数与最初设计或工艺变更影响的参数后进行测试。
(3) t
PUR
和T
PUW
是从时间V所需的延迟
CC
是稳定的，直到指定的操作可以启动。
写周期时间是从一个有效的停止时间
写过程的到内部的结束条件
编程/擦除周期。在写周期期间，在总线
2005 Catalyst半导体公司
特性如有变更，恕不另行通知
接口电路都被禁止， SDA被允许留
高，并且该设备不给它的从属响应
地址。
3
DOC 1047号，第
CAT24FC65/66
功能说明
该CAT24FC65 / 66支持我
2
C总线数据
传输协议。这种内部集成电路总线
协议定义了将数据发送到总线上的任何设备
被一个发射器和任何装置接收数据是一个
接收器。传输是由主设备控制
产生串行时钟和所有的开始和
停公交车的准入条件。该CAT24FC65 / 66
作为一个从器件。无论是主设备和
从器件都可以作为发送器或接收器，
但由主器件控制的模式被激活。
SDA ：串行数据/地址
双向串行数据/地址引脚用于
所有的数据传输到和移出器件。 SDA引脚
是一个开漏输出，可以是线或与其他
漏极开路或集电极开路输出。
WP ：写保护
该输入，当连接到GND ，允许写操作
整个存储器。当此引脚连接到VCC时，
底部/顶部（ CAT24FC65 / CAT24FC66 ）的内存的1/4
被写保护。当悬空，内存
不受保护的。
引脚说明
SCL ：串行时钟
串行时钟输入时钟的所有数据将被送入或
从设备中。
A0 ， A1 ， A2 ：器件地址输入
这些引脚是硬连接或左连接。当
硬连线的，最多为8 CAT24FC65 / 66的可
解决在一个总线系统。当销是
悬空，默认值是零。
图1.总线时序
tF
为tLOW
SCL
TSU： STA
THD： STA
THD： DAT
TSU： DAT
TSU： STO
大腿
为tLOW
tR
SDA IN
TAA
SDA OUT
TDH
TBUF
图2.写周期时序
SCL
SDA
第8位
字节n
确认
tWR的
停止
条件
开始
条件
地址
图3.启动/停止计时
SDA
SCL
开始位
停止位
文档。 1047号，第
4
2005 Catalyst半导体公司
特性如有变更，恕不另行通知
CAT24FC65/66
I
2
C总线协议
在我的特征
2
C总线协议的定义
如下所示：
当总线（ 1 ）数据传输，可以只启动
不忙。
（ 2 ）在数据传输，数据线必须保持
稳定，只要时钟线为高。任何改变
中时，数据线，时钟线为高电平，将
解释为启动或停止条件。
启动条件
在启动条件之前的所有命令的
装置中，并且被定义为一高到低的转变
SDA在SCL为高电平。该CAT24FC65 / 66显示器
SDA和SCL线，将不会响应此之前，
条件被满足。
停止条件
从低到高的SDA的过渡，当SCL为高电平
决定停止条件。所有操作必须结束
一个停止条件。
允许多达八个在同一总线上的设备。这些
位必须与他们的硬连线输入引脚。最后
从机地址的位指定是否读或
写操作将被执行。当此位被设置
为1时，选择了读操作，而当设定为0时，一
被选择的写入动作。
在主机发送一个START条件和奴隶
地址字节的CAT24FC65 / 66监视总线和
响应一个应答（ SDA线）时，
它的地址匹配传输的从机地址。该
CAT24FC65 / 66 ，然后进行读或写操作
根据R / W位的状态。
应答
一个成功的数据传输后，每个接收设备是
需要产生一个应答。该
确认设备在拉低SDA线
第九个时钟周期，这表明它收到的8位
的数据。
该CAT24FC65 / 66 ，产生确认
在收到一个起始条件和从机地址。
如果该设备已经被选择以及写入
操作时，它收到一个应答响应
每个8位字节。
当CAT24FC65 / 66开始一个READ模式下，它
传输8位数据，释放SDA线，并
监控线确认。一旦它接收
这个应答中， CAT24FC65 / 66将继续
设备寻址
总线主机通过发送一个开始传输
启动条件。主站发送的地址
特别是从设备被请求。四个最
8位从机地址的显著位固定为
1010（图5） 。该CAT24FC65 / 66采用了未来三年
位作为地址位。地址位A2 ，A1和A0
图4.确认时间
从SCL
主
1
8
9
数据输出
来自发射机
数据输出
来自接收机
开始
应答
图5.从地址位
1
0
1
0
A2
A1
A0
读/写
2005 Catalyst半导体公司
特性如有变更，恕不另行通知
5
DOC 1047号，第
