APEX 20K可编程逻辑器件系列数据手册
表2. APEX 20K器件特性
特征
最大
系统门
典型的盖茨
LES
ESB产品
最大
RAM位
最大
宏单元
最大用户
I / O引脚
注意表：
(1)
注（1）
EP20K400E
1,052,000
400,000
16,640
104
212,992
1,664
488
EP20K300E
728,000
300,000
11,520
72
147,456
1,152
408
EP20K400
1,052,000
400,000
16,640
104
212,992
1,664
502
EP20K600E
1,537,000
600,000
24,320
152
311,296
2,432
588
EP20K1000E
1,772,000
1,000,000
38,400
160
327,680
2,560
708
EP20K1500E
2,392,000
1,500,000
51,840
216
442,368
3,456
808
嵌入式IEEE标准。 1149.1联合测试行动组（ JTAG ）边界扫描电路，有助于达
57000的额外大门。
...详细信息
特点
s
专为低功耗运行
–
1.8 V和2.5 V电源电压（见
表3）
–
多电压
TM
I / O接口支持1.8 - V接口， 2.5 V，
3.3 V和5.0 V器件（见
表3）
–
ESB提供可编程节电模式
表3. APEX 20K电源电压
特征
EP20K100
EP20K200
EP20K400
设备
EP20K30E
EP20K60E
EP20K100E
EP20K160E
EP20K200E
EP20K300E
EP20K400E
EP20K600E
EP20K1000E
EP20K1500E
1.8 V
1.8 V, 2.5 V, 3.3 V,
5.0 V
(2)
内部电源电压（V
CCINT
) 2.5 V
多电压I / O接口电压
水平（V
CCIO
)
注意事项：
(1)
(2)
2.5 V, 3.3 V, 5.0 V
(1)
某些APEX 20K器件是5.0 -V宽容。请参见“多电压I / O接口”页
46的详细信息。
APEX 20KE设备可以是5.0 V电压通过一个外部电阻器。
2
Altera公司。
APEX 20K可编程逻辑器件系列数据手册
s
s
s
s
s
灵活的时钟管理电路具有多达4锁相
回路（ PLL）的
–
内置低偏移时钟树
–
多达八个全局时钟信号
–
ClockLock
TM
功能降低时钟延迟和偏移
–
ClockBoost
TM
功能提供时钟倍频和
区划
–
ClockShift
TM
可编程时钟相位和延迟移位
强大的I / O功能
–
符合外围部件互连特别
兴趣小组（ PCI SIG ）
PCI本地总线规范，
修订版2.2
对于3.3V的操作在33或66兆赫和32位或64位
–
支持高速外部存储器，包括DDR
SDRAM和ZBT SRAM（ ZBT是集成的一个注册商标
设备技术有限公司）
–
双向I / O性能（T
CO
+
t
SU
）高达250 MHz
–
LVDS性能高达每通道840兆
–
从I / O引脚直接连接到本地互连提供
快
t
CO
和
t
SU
次复杂的逻辑
–
多电压I / O接口支持1.8 -V接口， 2.5 V，
3.3 V和5.0 V器件（见
表3）
–
可编程的钳位到V
CCIO
–
个别三态输出使能控制每个引脚
–
可编程输出摆率控制，以降低开关
噪音
–
支持先进的I / O标准，包括低电压
差分信号传输（ LVDS ） ， LVPECL ， PCI -X ， AGP ， CTT ， stub-
系列终结逻辑（ SSTL - 3和SSTL - 2 ） ，冈宁
收发机逻辑加（ GTL + ） ，和高速端接逻辑
（ HSTL I类）
–
之前和配置过程中拉在I / O引脚
先进的互连结构
–
四个等级的FastTrack
互连结构
提供快速，可预测的互连延迟
–
专用进位链实现这种算法功能
作为快速加法器，计数器和比较器（自动使用
软件工具和宏功能）
–
专用级联链实现高速，
高扇入逻辑功能（自动使用软件工具
和宏功能）
–
交错的本地互连允许一个LE驱动29等
的LE通过快速的本地互连
先进的包装选项
–
有各种与144 1020引脚封装（见
表4
通过
7)
- FINELINE BGA
TM
包最大化电路板空间效率
先进的软件支持
–
软件设计支持和自动布局布线
由Altera公司提供的
的Quartus
TM
对于II开发系统
3
Altera公司。
APEX 20K可编程逻辑器件系列数据手册
–
–
–
–
基于Windows的PC ，孙SPARCstations和HP 9000
系列700/800工作站
Altera公司的MegaCore
功能和Altera宏功能合作伙伴
计划（AMPP
SM
）宏功能
NativeLink
TM
与流行的综合，仿真的集成，
和定时分析工具
的Quartus II的SignalTap
TM
嵌入式逻辑分析仪简化
在系统的设计通过给进入内部节点评价
设备操作期间
支持流行的版本控制软件套件，包括
PVCS ，修订控制系统（ RCS ）和源代码控制
系统（ SCCS ）
注意事项（1 ） ， （ 2 ）
表4. APEX 20K QFP ， BGA & PGA封装选项& I / O数
设备
144-Pin
TQFP
92
92
101
92
88
208-Pin
PQFP
RQFP
125
148
159
151
143
144
136
240-Pin
PQFP
RQFP
151
189
183
175
174
168
152
356引脚BGA 652引脚BGA 655针PGA
EP20K30E
EP20K60E
EP20K100
EP20K100E
EP20K160E
EP20K200
EP20K200E
EP20K300E
EP20K400
EP20K400E
EP20K600E
EP20K1000E
EP20K1500E
196
252
246
271
277
271
376
408
502
488
488
488
488
502
4
Altera公司。
APEX 20K可编程逻辑器件系列数据手册
表5. APEX 20K FINELINE BGA封装选项& I / O数
设备
EP20K30E
EP20K60E
EP20K100
EP20K100E
EP20K160E
EP20K200
EP20K200E
EP20K300E
EP20K400
EP20K400E
EP20K600E
EP20K1000E
EP20K1500E
注释表：
(1)
(2)
注意事项（1 ） ， （ 2 ）
672针
1020引脚
144针
93
93
93
324针
128
196
252
246
484针
316
382
376
376
408
502
(3)
488
(3)
508
(3)
508
(3)
588
708
808
(3)
I / O数量，包括专用的输入和时钟引脚。
APEX 20K器件封装类型包括薄型四方扁平封装（ TQFP ） ，塑料四方扁平封装（ PQFP ） ，功率四方扁平
包（ RQFP ），1.27毫米间距球栅阵列（BGA ），1.00毫米间距的BGA FINELINE以及引脚栅格阵列（ PGA）的
包。
该器件采用热增强型封装，这是比普通包装高。咨询
Altera器件
包装信息数据表
详细的封装尺寸信息。
表6. APEX 20K QFP ， BGA & PGA封装尺寸
特征
间距（mm ）
面积（mm
2
)
长
×
宽度
(mm
×
mm)
144引脚TQFP 208引脚QFP 240引脚QFP 356引脚BGA 652引脚BGA 655针PGA
0.50
484
22
×
22
0.50
924
30.4
×
30.4
0.50
1,218
34.9
×
34.9
1.27
1,225
35
×
35
1.27
2,025
45
×
45
–
3,906
62.5
×
62.5
表7. APEX 20K FINELINE BGA封装尺寸
特征
间距（mm ）
区域
(mm
2
)
长
×
宽度（mm
×
mm)
144针
1.00
169
13
×
13
324针
1.00
361
19
×
19
484针
1.00
529
23
×
23
672针
1.00
729
27
×
27
1020引脚
1.00
1,089
33
×
33
Altera公司。
5
