集成
电路
系统公司
ICS94222
超前信息
可编程系统频率发生器为PII / III
推荐应用：
BX ，阿波罗临133型芯片组。
输出特点：
3 - 处理器@ 2.5V ，高达166MHz的。
17 - SDRAM @ 3.3V ，高达166MHz的。
7 - PCI 3.3V @
2 - IOAPIC @ 2.5V
1 - 为48MHz ， 3.3V @定。
1 - 的24MHz @ 3.3V
2 - REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程输出中的频率。
可编程的输出中的上升/下降时间。
可编程PCI_F和PCICLK歪斜。
扩频电磁干扰控制通常是通过7分贝到8分贝，
可编程扩频百分比。
看门狗定时器技术来重置系统
如果超频导致故障。
使用外部14.318MHz晶振。
FS管脚的频率选择
关键的特定连接的阳离子：
CPU - CPU ： <175ps
SDRAM - SDRAM ： <500ps
PCI - PCI ： <500ps
CPU -SDRAM ： <500ps
CPU （早期） -pci ：最小= 1.0ns ，典型值= 2.0ns ，最大= 4.0ns
引脚配置
AVDD
*FS2/REF1
*PCI_STOP#/REF0
GND
X1
X2
VDD
* MODE / PCICLK_F
*FS3/PCICLK0
GND
PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDD
PCICLK5
BUFFERIN
SDRAM11
SDRAM10
VDD
SDRAM9
SDRAM8
GND
SDRAM15
SDRAM14
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDL
IOAPIC0
IOAPIC_F
GND
CPUCLK_F
CPUCLK0
VDDL
CPUCLK1
GND
CLK_STOP *
SDRAM_F
VDDSDR
SDRAM0
SDRAM1
GND
SDRAM2
SDRAM3
SDRAM4
SDRAM5
VDD
SDRAM6
SDRAM7
GND
SDRAM12
SDRAM13
AVDD48
24MHz/FS0*
1
48MHz/FSI*
56引脚SSOP
的240K *内部上拉电阻到3.3V的输入指示
的功能
框图
PLL2
÷2
ICS94222
中央处理器
（兆赫）
80.00
75.00
83.31
66.9
103.00
112.01
68.01
100.7
120.00
114.99
109.99
105.00
140.00
150.00
124.00
133.9
48MHz
24MHz
IOAPIC_F
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X1
X2
XTAL
OSC
停止
IOAPIC0
2
文献[ 1 ： 0 ]
CPUCLK_F
CPUCLK （1： 0）
PLL1
传播
SPECTRUM
FS（ 3：0 ）
模式
POR
LATCH
PCI
时钟
Divder
1
停止
停止
6
PCICLK （ 5:0）
PCICLK_F
CLK_STOP ＃
PCI_STOP ＃
SCLK
SDATA
BUFFERIN
控制
逻辑
CONFIG 。
注册。
停止
16
SDRAM（ 15：0 ）
SDRAM_F
PCICLK
（兆赫）
40.00
37.50
41.65
33.45
34.33
37.34
34.01
33.57
40.00
38.33
36.66
35.00
35.00
37.50
31.00
33.25
94222牧师 - 01年5月10日
本文档是保密的，不应该被释放
未经ICS的书面同意。
超前信息文件包含有关产品的信息
形成或设计阶段的发展。特征数据和其他
规格是设计目标。 ICS保留随时更改或终止的权利
这些产品，恕不另行通知。
ICS94222
超前信息
引脚配置
引脚数
1
2
P I N NA M E
AVDD
REF1
FS2
1
REF0
P C I _ S到P＃
1
TYPE
PWR
OUT
IN
OUT
IN
PWR
IN
OUT
PWR
OUT
IN
IN
OUT
OUT
IN
IN
IN
OUT
IN
OUT
IN
PWR
描述
模拟电源3.3V
14.318 MHz参考时钟输出
L atchedfrequen CY selectinput 。 H A S·P ü L L - U P T O服务V D D
14.318MHz的参考时钟输出
暂停PCICLK [5 ： 1 ]逻辑"0"时的水平低。
（在移动， MODE = 0时）
地面上。
14.318MHz输入。有内部负荷帽， （标称33pF的） 。
晶振输出。有内部负荷上限（ 33pF的）和反馈
电阻X1
标称3.3V电源，看到电力集团的功能。
F reerunning BUS clocknotafectedby PCI _ S到P＃
锁存输入模式选择。转换引脚3 PCI_STOP ＃当
低功耗管理。
锁存频率选择输入，下拉
F reerunning BUS clocknotafectedby PCI _ S到P＃
PCI时钟输出。
输入缓冲器
在串行配置端口的串行数据。 （我
2
C)
时钟输入串行配置端口。 （我
2
C)
24MHz的时钟输出的超级I / O或FD 。
L atchedfrequen CY selectinput 。 H A S·P ü L L - U P T O服务V D D
48MHz的时钟输出， USB ， 2倍的强度。
L atchedfrequen CY selectinput 。 H A S·P ü L L - U P T O服务V D D
模拟电源3.3V
3
4, 10, 23, 26, 34, 42,
GND
48, 53
5
6
7, 15, 20,
37, 45
8
X1
X2
VDD
PCICLK_F
模式
1
FS3
1
PCICLK0
PCICLK （5： 1）
BU F F é R I
SDATA
SCLK
24MHz
30
FS0
1
29
31
24, 25, 32, 33, 18,
19, 21, 22, 35, 36,
38, 39, 40, 41, 43,
44
46
47
50, 56
55
49, 51
52
54
48MHz
FS1
1
AVDD48
9
16, 14, 13, 12, 11
17
27
28
SDRAM（ 15：0 ）
OUT
SDRAM时钟
SDRAM_F
C L K表_ S到P＃
VDDL
我OA P I C 0
CPUCLK （1： 0）
CPUCLK_F
我OA P I C _ F
OUT
IN
PWR
OUT
OUT
OUT
OUT
自由运行的SDRAM时钟不受CPU_STOP ＃
暂停CPUCLKs ， IOAPIC0 ， SDRAM芯片
时钟的逻辑"0"级别低的时候。
CPU和IOAPIC时钟缓冲器的电源，标称值为2.5V 。
IOAPIC时钟输出。 （ 14.318 MHz）的Poweredby VDDL
CPU输出时钟。本站由VDDL （ 60或66.6MHz频率范围内）
自由运行的CPU输出时钟。不影响将ty的CLK_STOP ＃ 。
自激IOAPIC时钟输出。不受CLK_STOP ＃
（ 14.31818 MHz）的技术VDDL
注意事项：
1 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
本文档是保密的，不应该被释放
未经ICS书面同意。
2
ICS94222
超前信息
概述
该
ICS94222
对于使用BX /阿波罗Pro133 / ALI 1631风格芯片组桌面设计的单芯片时钟解决方案。它提供了所有
必要的时钟信号为这样的系统。
该
ICS94222
属于ICS新一代可编程系统时钟发生器。它采用串行编程我
2
C接口
为改变输出功能，改变输出频率，输出配置力量，配置输出到输出偏斜车辆，
改变扩频量，改变组的分压比和DIS /启用各个时钟。该器件还具有ICS
礼'看门狗'技术，将重置频率到一个安全的环境，如果系统变得不稳定结束
时钟。
模式引脚 - 电源管理控制输入
模式
（锁存输入）
0
1
3脚
PCI_STOP ＃
（输入）
REF0
（输出）
电源组
AVDD48 = 48MHz的，固定的PLL
AVDD = CPU PLL ， XTAL
本文档是保密的，不应该被释放
未经ICS书面同意。
3
ICS94222
超前信息
简介我
2
I2C寄存器说明ICS94222
可编程系统频率发生器
寄存器N AME
功能&频率
选择注册
输出控制寄存器
供应商ID &修订ID
注册
字节
0
描述
输出频率，硬件/ I
2
C
频率选择，扩展频谱&
输出使能控制寄存器。
活动/非活动输出控制
寄存器/锁存器的输入回读。
字节11位[7 ： 4 ]是ICS的供应商ID - 1001 。
其他位该寄存器候设备
这部分的修订ID 。
写入该寄存器将配置
字节数有多少字节W病是
读回。不写00
H
这个字节。
看门狗使能，看门狗状态
可编程的'安全'频率'可以
配置该寄存器。
该位选择瓦特论是输出
频率是由硬件/ 0字节控制
配置或字节11&12
编程。
写入该寄存器将配置
秒看门狗数量
计时器复位。
这些寄存器控制分频器比率
到相位检测器，从而控制
在V CO输出频率。
这些寄存器控制蔓延
百分比金额。
递增或递减组歪斜
构成相比，初始偏斜。
这些寄存器将控制输出
上升和下降时间。
PW d标准
见个人
字节说明
见个人
字节说明
见个人
字节说明
1-6
7
字节数
回读注册
8
08
H
看门狗控制寄存器9位[ 6 ： 0 ]
000,0000
VCO控制选择位
9位[ 7]
0
看门狗定时器
计数寄存器
10
10
H
VCO频率控制
注册
扩频控制
注册
集团歪斜控制
注册
输出上升/下降时间
选择寄存器
11-12
依靠
硬件/ 0字节
CON组fi guration
依靠
硬件/ 0字节
CON组fi guration
见个人
字节说明
见个人
字节说明
13-14
15-16
17-20
注意事项：
1.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器，用于验证的数据。
回读功能将支持标准的SMBus控制器协议。
字节回读的数是通过写定义
8个字节。
当写入的字节11 - 12和字节13日 - 14日，他们必须被写为一组。
如果，例如，仅一个字节14被写入
但不是15 ，也不字节14或15将加载到接收器。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用块写入的控制器。字节
必须按顺序访问，从最低到最高字节与停止能力后的任何完整的字节已
传输。上面显示的命令代码和字节计数必须被发送，但数据被忽略对于这两个字节。
数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
2.
3.
4.
5.
6.
7.
本文档是保密的，不应该被释放
未经ICS书面同意。
5
集成
电路
系统公司
ICS94222
超前信息
可编程系统频率发生器为PII / III
推荐应用：
BX ，阿波罗临133型芯片组。
输出特点：
3 - 处理器@ 2.5V ，高达166MHz的。
17 - SDRAM @ 3.3V ，高达166MHz的。
7 - PCI 3.3V @
2 - IOAPIC @ 2.5V
1 - 为48MHz ， 3.3V @定。
1 - 的24MHz @ 3.3V
2 - REF @ 3.3V ， 14.318MHz 。
产品特点：
可编程输出中的频率。
可编程的输出中的上升/下降时间。
可编程PCI_F和PCICLK歪斜。
扩频电磁干扰控制通常是通过7分贝到8分贝，
可编程扩频百分比。
看门狗定时器技术来重置系统
如果超频导致故障。
使用外部14.318MHz晶振。
FS管脚的频率选择
关键的特定连接的阳离子：
CPU - CPU ： <175ps
SDRAM - SDRAM ： <500ps
PCI - PCI ： <500ps
CPU -SDRAM ： <500ps
CPU （早期） -pci ：最小= 1.0ns ，典型值= 2.0ns ，最大= 4.0ns
引脚配置
AVDD
*FS2/REF1
*PCI_STOP#/REF0
GND
X1
X2
VDD
* MODE / PCICLK_F
*FS3/PCICLK0
GND
PCICLK1
PCICLK2
PCICLK3
PCICLK4
VDD
PCICLK5
BUFFERIN
SDRAM11
SDRAM10
VDD
SDRAM9
SDRAM8
GND
SDRAM15
SDRAM14
GND
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
VDDL
IOAPIC0
IOAPIC_F
GND
CPUCLK_F
CPUCLK0
VDDL
CPUCLK1
GND
CLK_STOP *
SDRAM_F
VDDSDR
SDRAM0
SDRAM1
GND
SDRAM2
SDRAM3
SDRAM4
SDRAM5
VDD
SDRAM6
SDRAM7
GND
SDRAM12
SDRAM13
AVDD48
24MHz/FS0*
1
48MHz/FSI*
56引脚SSOP
的240K *内部上拉电阻到3.3V的输入指示
的功能
框图
PLL2
÷2
ICS94222
中央处理器
（兆赫）
80.00
75.00
83.31
66.9
103.00
112.01
68.01
100.7
120.00
114.99
109.99
105.00
140.00
150.00
124.00
133.9
48MHz
24MHz
IOAPIC_F
FS3
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
FS2
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
FS1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
FS0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
X1
X2
XTAL
OSC
停止
IOAPIC0
2
文献[ 1 ： 0 ]
CPUCLK_F
CPUCLK （1： 0）
PLL1
传播
SPECTRUM
FS（ 3：0 ）
模式
POR
LATCH
PCI
时钟
Divder
1
停止
停止
6
PCICLK （ 5:0）
PCICLK_F
CLK_STOP ＃
PCI_STOP ＃
SCLK
SDATA
BUFFERIN
控制
逻辑
CONFIG 。
注册。
停止
16
SDRAM（ 15：0 ）
SDRAM_F
PCICLK
（兆赫）
40.00
37.50
41.65
33.45
34.33
37.34
34.01
33.57
40.00
38.33
36.66
35.00
35.00
37.50
31.00
33.25
94222牧师 - 01年5月10日
本文档是保密的，不应该被释放
未经ICS的书面同意。
超前信息文件包含有关产品的信息
形成或设计阶段的发展。特征数据和其他
规格是设计目标。 ICS保留随时更改或终止的权利
这些产品，恕不另行通知。
ICS94222
超前信息
引脚配置
引脚数
1
2
P I N NA M E
AVDD
REF1
FS2
1
REF0
P C I _ S到P＃
1
TYPE
PWR
OUT
IN
OUT
IN
PWR
IN
OUT
PWR
OUT
IN
IN
OUT
OUT
IN
IN
IN
OUT
IN
OUT
IN
PWR
描述
模拟电源3.3V
14.318 MHz参考时钟输出
L atchedfrequen CY selectinput 。 H A S·P ü L L - U P T O服务V D D
14.318MHz的参考时钟输出
暂停PCICLK [5 ： 1 ]逻辑"0"时的水平低。
（在移动， MODE = 0时）
地面上。
14.318MHz输入。有内部负荷帽， （标称33pF的） 。
晶振输出。有内部负荷上限（ 33pF的）和反馈
电阻X1
标称3.3V电源，看到电力集团的功能。
F reerunning BUS clocknotafectedby PCI _ S到P＃
锁存输入模式选择。转换引脚3 PCI_STOP ＃当
低功耗管理。
锁存频率选择输入，下拉
F reerunning BUS clocknotafectedby PCI _ S到P＃
PCI时钟输出。
输入缓冲器
在串行配置端口的串行数据。 （我
2
C)
时钟输入串行配置端口。 （我
2
C)
24MHz的时钟输出的超级I / O或FD 。
L atchedfrequen CY selectinput 。 H A S·P ü L L - U P T O服务V D D
48MHz的时钟输出， USB ， 2倍的强度。
L atchedfrequen CY selectinput 。 H A S·P ü L L - U P T O服务V D D
模拟电源3.3V
3
4, 10, 23, 26, 34, 42,
GND
48, 53
5
6
7, 15, 20,
37, 45
8
X1
X2
VDD
PCICLK_F
模式
1
FS3
1
PCICLK0
PCICLK （5： 1）
BU F F é R I
SDATA
SCLK
24MHz
30
FS0
1
29
31
24, 25, 32, 33, 18,
19, 21, 22, 35, 36,
38, 39, 40, 41, 43,
44
46
47
50, 56
55
49, 51
52
54
48MHz
FS1
1
AVDD48
9
16, 14, 13, 12, 11
17
27
28
SDRAM（ 15：0 ）
OUT
SDRAM时钟
SDRAM_F
C L K表_ S到P＃
VDDL
我OA P I C 0
CPUCLK （1： 0）
CPUCLK_F
我OA P I C _ F
OUT
IN
PWR
OUT
OUT
OUT
OUT
自由运行的SDRAM时钟不受CPU_STOP ＃
暂停CPUCLKs ， IOAPIC0 ， SDRAM芯片
时钟的逻辑"0"级别低的时候。
CPU和IOAPIC时钟缓冲器的电源，标称值为2.5V 。
IOAPIC时钟输出。 （ 14.318 MHz）的Poweredby VDDL
CPU输出时钟。本站由VDDL （ 60或66.6MHz频率范围内）
自由运行的CPU输出时钟。不影响将ty的CLK_STOP ＃ 。
自激IOAPIC时钟输出。不受CLK_STOP ＃
（ 14.31818 MHz）的技术VDDL
注意事项：
1 ：双向输入/输出管脚，输入逻辑电平被锁存于内部上电复位。用规格为10Mohm电阻
程序逻辑嗨到VDD或GND为逻辑低电平。
本文档是保密的，不应该被释放
未经ICS书面同意。
2
ICS94222
超前信息
概述
该
ICS94222
对于使用BX /阿波罗Pro133 / ALI 1631风格芯片组桌面设计的单芯片时钟解决方案。它提供了所有
必要的时钟信号为这样的系统。
该
ICS94222
属于ICS新一代可编程系统时钟发生器。它采用串行编程我
2
C接口
为改变输出功能，改变输出频率，输出配置力量，配置输出到输出偏斜车辆，
改变扩频量，改变组的分压比和DIS /启用各个时钟。该器件还具有ICS
礼'看门狗'技术，将重置频率到一个安全的环境，如果系统变得不稳定结束
时钟。
模式引脚 - 电源管理控制输入
模式
（锁存输入）
0
1
3脚
PCI_STOP ＃
（输入）
REF0
（输出）
电源组
AVDD48 = 48MHz的，固定的PLL
AVDD = CPU PLL ， XTAL
本文档是保密的，不应该被释放
未经ICS书面同意。
3
ICS94222
超前信息
简介我
2
I2C寄存器说明ICS94222
可编程系统频率发生器
寄存器N AME
功能&频率
选择注册
输出控制寄存器
供应商ID &修订ID
注册
字节
0
描述
输出频率，硬件/ I
2
C
频率选择，扩展频谱&
输出使能控制寄存器。
活动/非活动输出控制
寄存器/锁存器的输入回读。
字节11位[7 ： 4 ]是ICS的供应商ID - 1001 。
其他位该寄存器候设备
这部分的修订ID 。
写入该寄存器将配置
字节数有多少字节W病是
读回。不写00
H
这个字节。
看门狗使能，看门狗状态
可编程的'安全'频率'可以
配置该寄存器。
该位选择瓦特论是输出
频率是由硬件/ 0字节控制
配置或字节11&12
编程。
写入该寄存器将配置
秒看门狗数量
计时器复位。
这些寄存器控制分频器比率
到相位检测器，从而控制
在V CO输出频率。
这些寄存器控制蔓延
百分比金额。
递增或递减组歪斜
构成相比，初始偏斜。
这些寄存器将控制输出
上升和下降时间。
PW d标准
见个人
字节说明
见个人
字节说明
见个人
字节说明
1-6
7
字节数
回读注册
8
08
H
看门狗控制寄存器9位[ 6 ： 0 ]
000,0000
VCO控制选择位
9位[ 7]
0
看门狗定时器
计数寄存器
10
10
H
VCO频率控制
注册
扩频控制
注册
集团歪斜控制
注册
输出上升/下降时间
选择寄存器
11-12
依靠
硬件/ 0字节
CON组fi guration
依靠
硬件/ 0字节
CON组fi guration
见个人
字节说明
见个人
字节说明
13-14
15-16
17-20
注意事项：
1.
在ICS时钟发生器是一个从/接收器，我
2
C分量。它可以回读存储在锁存器，用于验证的数据。
回读功能将支持标准的SMBus控制器协议。
字节回读的数是通过写定义
8个字节。
当写入的字节11 - 12和字节13日 - 14日，他们必须被写为一组。
如果，例如，仅一个字节14被写入
但不是15 ，也不字节14或15将加载到接收器。
由该时钟发生器所支持的数据传输速率为100K位/秒或更小（标准模式）
该输入工作电压为3.3V的逻辑电平。
该数据字节的格式是8位字节。
为了简化该时钟发生器我
2
C接口，协议设置为只使用块写入的控制器。字节
必须按顺序访问，从最低到最高字节与停止能力后的任何完整的字节已
传输。上面显示的命令代码和字节计数必须被发送，但数据被忽略对于这两个字节。
数据被加载到停止顺序发出。
在上电时，所有寄存器被设置为一个默认状态，如图所示。
2.
3.
4.
5.
6.
7.
本文档是保密的，不应该被释放
未经ICS书面同意。
5
