DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
DDR SDRAM
256Mb的E-死DDR SDRAM规格
54pin sTSOP （II）的
信息在本文档提供有关三星产品，
并随时更改，恕不另行通知。
本条中的任何文件应当解释为授予任何许可，
明示或暗示，被禁止的或其他方式，
任何知识产权权利三星的产品或技术。所有
信息在本文档提供
作为"AS IS"基础不承担任何声明或保证。
1.对于更新或有关三星产品的更多信息，请联系您最近的三星办公。
2.三星的产品不得用于生命支持，重症监护，医疗，安全设备，或者类似用途
应用在生活中还是个人或人身伤害，或任何军事损失的产品故障或couldresult
国防应用，或任何政府采购到特殊条款或规定可能适用。
三星电子公司保留更改产品或规格，恕不另行通知。
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
256Mb的E-死修订历史
Revision0.0 （ 2003年2月）
- 第一个版本的内部审查
Revision1.0 （ 2003年7月）
- 定型数据表
Revision1.1 （ 2003年8月）
- 在包phyisical尺寸错字更正或删除速度AA 。
Revision1.2 （10月， 2004）
- 修正错字。
Revision1.3 （ 2005年4月）
- 增加了通知，并纠正错字。
DDR SDRAM
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
主要特点
双数据速率体系结构;每个时钟周期2的数据传输
双向数据选通（ DQS ）
四家银行的操作
差分时钟输入（ CK和CK ）
DLL对齐DQ和DQS与CK过渡转型
MRS循环地址重点项目
- 。读取延迟2 ， 2.5 （时钟）
- 。突发长度（ 2，4， 8）
- 。突发类型（顺序&交错）
除数据& DM所有输入进行采样，系统时钟的正边沿（CK）
数据I /数据选通信号的两边O事务
边沿对齐的数据输出，居中对齐数据输入
DM为只写屏蔽（ X4，X8 ）
自动&自我刷新
7.8us刷新间隔（ 8K / 64ms的刷新）
最大连拍数量刷新周期： 8
54pin sTSOP （Ⅱ） -300包
DDR SDRAM
订购信息
产品型号
K4H560438E-NC/LB3
K4H560438E-NC/LA2
K4H560438E-NC/LB0
K4H560838E-NC/LB3
K4H560838E-NC/LA2
K4H560838E-NC/LB0
32M ×8
64M ×4
组织。
最大频率。
B3(DDR333@CL=2.5)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
B3(DDR333@CL=2.5)
A2(DDR266@CL=2)
B0(DDR266@CL=2.5)
SSTL2
54pin sTSOP （Ⅱ） -300
SSTL2
54pin sTSOP （Ⅱ） -300
接口
包
工作频率
B3(DDR333@CL=2.5)
速度@ CL2
速度@ CL2.5
* CL ： CAS延迟
133MHz
166MHz
AA(DDR266@CL=2.0)
133MHz
133MHz
A2(DDR266@CL=2.0)
133MHz
133MHz
B0(DDR266@CL=2.5)
100MHz
133MHz
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
引脚说明
DDR SDRAM
54pin sTSOP （Ⅱ） -300
32MB ×8
64MB ×4
VDD
DQ0
VDDQ
DQ1
VSSQ
DQ2
VDDQ
DQ3
VSSQ
NC
VDDQ
NC
NC
VDD
WE
CAS
RAS
CS
NC
BA0
BA1
AP/A10
A0
A1
A2
A3
VDD
VDD
NC
VDDQ
DQ0
VSSQ
NC
VDDQ
DQ1
VSSQ
NC
VDDQ
NC
NC
VDD
WE
CAS
RAS
CS
NC
BA0
BA1
AP/A10
A0
A1
A2
A3
VDD
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
54
53
52
51
50
49
48
47
VSS
NC
VSSQ
DQ3
VDDQ
NC
VSSQ
DQ2
VDDQ
NC
VSSQ
的DQ
VREF
VSS
DM
CK
CK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
VSS
VSS
DQ7
VSSQ
DQ6
VDDQ
DQ5
VSSQ
DQ4
VDDQ
NC
VSSQ
的DQ
VREF
VSS
DM
CK
CK
CKE
A12
A11
A9
A8
A7
A6
A5
A4
VSS
54 PinsTSOP （II）的
300MIL X 551mil
（ 7.62毫米X 14.00毫米）
（0.5毫米针距）
银行地址
BA0-BA1
行地址
A0-A12
自动预充电
A10
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
组织
64Mx4
32Mx8
行地址
A0~A12
A0~A12
列地址
A0-A9, A11
A0-A9
DM在内部装载匹配DQ和DQS相同。
行&列地址的配置
， 2005年修订版1.3月
DDR SDRAM 256Mb的电子芯片（ X4，X8 ）
包装物理尺寸
54pin sTSOP （Ⅱ） -300
DDR SDRAM
单位：毫米
(0.50)
(14
°
)
(0.50)
(8.22)
(0.80)
0.125
+0.075
-0.035
(2-R 0.15)
#54
#28
(0.80)
(2-R 0.30)
（ 2.00 DP0 0.05 BTM）
9.22±0.20
(1.00)
(1.00)
#1
#27
0.665±0.05
0.210±0.05
7.6
0.1
5)
(1.10)
(R
0.2
5
0.10最大
)
0.
30
)
(14
°
)
记
1. (
）为参考
2. [
] IS总成素质
0.05分钟
(0.50)
0.50TYP
0.50±0.05
[
0.07 MAX]
+0.075
0.20
-0.035
(2
-R
0×~8×
， 2005年修订版1.3月
(R
0.
25
)
(14
°
)
(2-
R
(14
°
)
1.00±0.05
1.20MAX
14.40MAX
(14.20)
14.00±0.10
0.25TYP
0.40~0.60
