P
RELIMINARY
P
RODUCT
S
PECIFICATION
1
Z89321/371/391
16-B
IT
D
IGITAL
S
IGNAL
P
ROCESSORS
特点
设备
Z89321
Z89371
Z89391
注意：
*外部
s
1
DSP ROM
（ kW）的
4
OTP
（ kW）的
4
DSP RAM
线
512
512
512
MIPS
（最大）
24
16
24
设备
Z89321
Z89371
Z89391
40-Pin
DIP
X
X
44-Pin
PLCC
X
X
44-Pin
QFP
X
X
84-Pin
PLCC
64*
X
注意：
*通用
0
°
C至+70
°
C标准温度范围
-40
°
C至+ 85
°
C扩展级温度范围
4.5 5.5伏工作电压范围
板载外设
s
s
双8位/ 16位编解码器接口，其能够达到的
10 Mbps的
m
婆媳压缩选项
（解压缩执行中的软件）
16位I / O总线（三态）
三个I / O地址引脚（锁存输出）
等待状态发生器
三个向量中断
13位通用定时器
DSP核心
s
s
s
s
s
s
24 MIPS @ 24 MHz最大， 16位定点DSP
s
41.7 ns最小指令周期时间
s
六级硬件堆栈
s
六个寄存器地址指针
s
优化的指令集（ 30指令）
s
概述
该Z893XX产品是高性能的数字信号
处理器（DSP ）与改进的哈佛式architec-
TURE具有独立的程序和数据存储器。 DE-的
标志进行了优化处理能力，而迷你
mizing硅空间。
单周期指令执行和总线结构
促进有效的算法执行，而6个寄存器
之三指针为循环缓冲能力和双
操作数的读取。
三个向量中断是由六级补充
堆栈和CODEC接口允许高速传输
FER率，以适应数字音频和语音数据。
专用计数器/定时器提供必要的时序
对CODEC接口，以及一个附加的13比特信号
定时器可用于一般用途。
DS97DSP0100
初步
1
Z89321/371/391
16位数字信号处理器
该Z893XX的DSP进行了优化，以适应AD-
vanced信号处理算法。 24 MIPS （马克西
妈妈）的经营业绩和高效的架构
提供实时指令执行。压缩，滤波器
tering ，频率检测，音频，声音检测/ synthe-
SIS和其他重要的算法都可以得到满足。
该Z89321 /三百九十一分之三百七十一器件具有片上CO-
DEC的接口，具有8位PCM和16位兼容CO-
DECs的用于数字音频的应用程序。此外，一个片
船上等待状态发生器提供，以适应
慢外围设备。
对于原型，以及生产的目的，
在DSP产品系列的Z89371构件是一次性
ZiLOG公司
亲可编程（ OTP）器件具有16 MHz的最高OP-
展业务的频率。
注意事项：
与之前的前斜线， "分之"所有信号都
低电平有效。例如，B // W（ WORD低有效） ;
/ B / W （字节为低电平有效，只） 。
电源连接遵循传统的描述BE-
低：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
节目
ROM / OTP
4096x16
PA0-15
PD0-15
PDATA
PADDR
数据RAM0
256x16
数据RAM1
256x16
DDAT
A
EA0-2
EXT0-15
/ DS
等待
RD // WR
XDAT
A
P0
X
Y
P1
P2
DP0-3
ADDR
GEN0
P0
P1
P2
DP4-6
ADDR
GEN1
8/16-Bit,
全双工，
10 Mbps的
串行端口
倍增器
INT0-2
停止
/ RESET
CLK
节目
控制
单位
P
移
TXD
RXD
SCLK
FS0
FS1
13位定时器
用户I / O
UI1-0
UO1-0
算术
逻辑单元
（ALU）
累加器
图1. Z89321 /三百九十一分之三百七十一功能框图
2
初步
DS97DSP0100
ZiLOG公司
Z89321/371/391
16位数字信号处理器
引脚说明
EXT12
EXT13
EXT14
VSS
EXT15
EXT3
EXT4
VSS
EXT5
EXT6
EXT7
TXD
EXT8
EXT9
VSS
EXT10
EXT11
UI1
UI0
SCLK
1
40
DIP 40 - 针
20
21
RXD
VSS
EXT2
EXT1
EXT0
VSS
FS1
U01
U00
/INT0
FS0
CLK
/ DS
VDD
EA2
EA1
EA0
/ RESET
RD // WR
VDD
1
图2. Z89321 / 371 40引脚DIP引脚分配
表1. Z89321 / 371 40引脚DIP引脚Identication
号
1-3
4
5
6-7
8
9-11
12
13-14
15
16-17
18
19
20
21
22
符号
EXT12-
EXT14
V
SS
EXT15
功能
外部数据
公共汽车
地
方向
输入/输出
表1. Z89321 / 371 40引脚DIP引脚Identication
号
23
24-26
27
28
输入/输出
29
30
输入/输出
产量
输入/输出
35
36-38
输入/输出
39
输入
输入
输入/输出*
输入
产量
40
V
SS
31
32-33
34
/INT0
UO0-UO1
FS1
CLK
FS0
符号
/ RESET
EA0-EA2
V
DD
/ DS
功能
方向
外部数据
公共汽车
EXT3 ， EXT4外部数据
公共汽车
V
SS
地
EXT5 - EXT7外部数据
公共汽车
TXD
串行输出到
编解码器
EXT8 - EXT9外部数据
公共汽车
V
SS
地
EXT10-
EXT11
UI1
UI0
SCLK
V
DD
RD // WR
外部数据
公共汽车
用户输入
用户输入
编解码器系列
时钟
电源
闪光的
外部总线
输入/输出
RESET
输入
外部地址输出
公共汽车
电源
输入
数据选通。
外部总线
时钟
CODEC 0帧
SYNC
interrrupt
用户输出
编解码器1架
SYNC
地
产量
输入
输入/输出*
输入
产量
输入/输出*
EXT0 ， EXT2外部数据
公共汽车
V
SS
地
RXD
输入/输出
从输入串行输入
编解码器
注意事项：
*输入/输出是通过接口方式选择确定。
不能在40引脚DIP封装HALT / WAIT引脚。
DS97DSP0100
初步
3
Z89321/371/391
16位数字信号处理器
ZiLOG公司
引脚说明
（续）
VSS
EXT0
EXT1
EXT2
VSS
RXD
EXT12
EXT13
EXT14
VSS
EXT15
7
FS1
UO1
UO0
/INT0
FSO
停止
CLK
/ DS
VDD
EA2
EA1
6
1
40
39
PLCC 44 -pin
17
18
29
28
EA0
/ RESET
等待
RD // WR
VDD
SCLK
UI0
UI1
INT1
INT2
EXT11
图3. Z89321 / 371 44引脚PLCC引脚分配
4
EXT3
EXT4
VSS
EXT5
EXT6
EXT7
TXD
EXT8
EXT9
VSS
EXT10
初步
DS97DSP0100
ZiLOG公司
Z89321/371/391
16位数字信号处理器
表2. Z89321 / 371 44引脚PLCC引脚Identication
号
1
2
3
4-5
6
7
8-10
11
12
13-15
16
17
18-19
20
21-23
24
25-26
27
28-29
30
31
32
33
34
35
36
37
38
39-41
42
43
44
符号
停止
FS0
/INT0
O0-UO1
FS1
V
SS
EXT0-EXT2
V
SS
RXD
EXT12-EXT14
V
SS
EXT15
EXT3-EXT4
V
SS
EXT5-EXT7
TXD
EXT8-EXT9
V
SS
EXT10-EXT11
/INT2
/INT1
UI1
UI0
SCLK
V
DD
RD // WR
等待
/ RESET
EA0-EA2
V
DD
/ DS
CLK
功能
停止执行
CODEC 0帧同步
打断
用户输出
编解码器1帧同步
地
外部数据总线
地
从编解码器，串行输入
外部数据总线
地
外部数据总线
外部数据总线
地
外部数据总线
串行输出到编解码器
外部数据总线
地
外部数据总线
打断
打断
用户输入
用户输入
编解码器串行时钟
电源
RD // WR选通EXT巴士
等待状态
RESET
外部地址总线
电源
数据选通外部总线
时钟
方向
输入
输入/输出*
输入
产量
输入/输出*
输入/输出
输入
输入/输出
输入/输出
输入/输出
输入/输出
产量
输入/输出
输入/输出
输入
输入
输入
输入
输入/输出*
输入
产量
输入
输入
产量
输入
产量
输入
1
注意：
*输入或输出由接口模式选择限定。
DS97DSP0100
初步
5
P
RELIMINARY
P
RODUCT
S
PECIFICATION
1
Z89321/371/391
16-B
IT
D
IGITAL
S
IGNAL
P
ROCESSORS
特点
设备
Z89321
Z89371
Z89391
注意：
*外部
s
1
DSP ROM
（ kW）的
4
OTP
（ kW）的
4
DSP RAM
线
512
512
512
MIPS
（最大）
24
16
24
设备
Z89321
Z89371
Z89391
40-Pin
DIP
X
X
44-Pin
PLCC
X
X
44-Pin
QFP
X
X
84-Pin
PLCC
64*
X
注意：
*通用
0
°
C至+70
°
C标准温度范围
-40
°
C至+ 85
°
C扩展级温度范围
4.5 5.5伏工作电压范围
板载外设
s
s
双8位/ 16位编解码器接口，其能够达到的
10 Mbps的
m
婆媳压缩选项
（解压缩执行中的软件）
16位I / O总线（三态）
三个I / O地址引脚（锁存输出）
等待状态发生器
三个向量中断
13位通用定时器
DSP核心
s
s
s
s
s
s
24 MIPS @ 24 MHz最大， 16位定点DSP
s
41.7 ns最小指令周期时间
s
六级硬件堆栈
s
六个寄存器地址指针
s
优化的指令集（ 30指令）
s
概述
该Z893XX产品是高性能的数字信号
处理器（DSP ）与改进的哈佛式architec-
TURE具有独立的程序和数据存储器。 DE-的
标志进行了优化处理能力，而迷你
mizing硅空间。
单周期指令执行和总线结构
促进有效的算法执行，而6个寄存器
之三指针为循环缓冲能力和双
操作数的读取。
三个向量中断是由六级补充
堆栈和CODEC接口允许高速传输
FER率，以适应数字音频和语音数据。
专用计数器/定时器提供必要的时序
对CODEC接口，以及一个附加的13比特信号
定时器可用于一般用途。
DS97DSP0100
初步
1
Z89321/371/391
16位数字信号处理器
该Z893XX的DSP进行了优化，以适应AD-
vanced信号处理算法。 24 MIPS （马克西
妈妈）的经营业绩和高效的架构
提供实时指令执行。压缩，滤波器
tering ，频率检测，音频，声音检测/ synthe-
SIS和其他重要的算法都可以得到满足。
该Z89321 /三百九十一分之三百七十一器件具有片上CO-
DEC的接口，具有8位PCM和16位兼容CO-
DECs的用于数字音频的应用程序。此外，一个片
船上等待状态发生器提供，以适应
慢外围设备。
对于原型，以及生产的目的，
在DSP产品系列的Z89371构件是一次性
ZiLOG公司
亲可编程（ OTP）器件具有16 MHz的最高OP-
展业务的频率。
注意事项：
与之前的前斜线， "分之"所有信号都
低电平有效。例如，B // W（ WORD低有效） ;
/ B / W （字节为低电平有效，只） 。
电源连接遵循传统的描述BE-
低：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
节目
ROM / OTP
4096x16
PA0-15
PD0-15
PDATA
PADDR
数据RAM0
256x16
数据RAM1
256x16
DDAT
A
EA0-2
EXT0-15
/ DS
等待
RD // WR
XDAT
A
P0
X
Y
P1
P2
DP0-3
ADDR
GEN0
P0
P1
P2
DP4-6
ADDR
GEN1
8/16-Bit,
全双工，
10 Mbps的
串行端口
倍增器
INT0-2
停止
/ RESET
CLK
节目
控制
单位
P
移
TXD
RXD
SCLK
FS0
FS1
13位定时器
用户I / O
UI1-0
UO1-0
算术
逻辑单元
（ALU）
累加器
图1. Z89321 /三百九十一分之三百七十一功能框图
2
初步
DS97DSP0100
ZiLOG公司
Z89321/371/391
16位数字信号处理器
引脚说明
EXT12
EXT13
EXT14
VSS
EXT15
EXT3
EXT4
VSS
EXT5
EXT6
EXT7
TXD
EXT8
EXT9
VSS
EXT10
EXT11
UI1
UI0
SCLK
1
40
DIP 40 - 针
20
21
RXD
VSS
EXT2
EXT1
EXT0
VSS
FS1
U01
U00
/INT0
FS0
CLK
/ DS
VDD
EA2
EA1
EA0
/ RESET
RD // WR
VDD
1
图2. Z89321 / 371 40引脚DIP引脚分配
表1. Z89321 / 371 40引脚DIP引脚Identication
号
1-3
4
5
6-7
8
9-11
12
13-14
15
16-17
18
19
20
21
22
符号
EXT12-
EXT14
V
SS
EXT15
功能
外部数据
公共汽车
地
方向
输入/输出
表1. Z89321 / 371 40引脚DIP引脚Identication
号
23
24-26
27
28
输入/输出
29
30
输入/输出
产量
输入/输出
35
36-38
输入/输出
39
输入
输入
输入/输出*
输入
产量
40
V
SS
31
32-33
34
/INT0
UO0-UO1
FS1
CLK
FS0
符号
/ RESET
EA0-EA2
V
DD
/ DS
功能
方向
外部数据
公共汽车
EXT3 ， EXT4外部数据
公共汽车
V
SS
地
EXT5 - EXT7外部数据
公共汽车
TXD
串行输出到
编解码器
EXT8 - EXT9外部数据
公共汽车
V
SS
地
EXT10-
EXT11
UI1
UI0
SCLK
V
DD
RD // WR
外部数据
公共汽车
用户输入
用户输入
编解码器系列
时钟
电源
闪光的
外部总线
输入/输出
RESET
输入
外部地址输出
公共汽车
电源
输入
数据选通。
外部总线
时钟
CODEC 0帧
SYNC
interrrupt
用户输出
编解码器1架
SYNC
地
产量
输入
输入/输出*
输入
产量
输入/输出*
EXT0 ， EXT2外部数据
公共汽车
V
SS
地
RXD
输入/输出
从输入串行输入
编解码器
注意事项：
*输入/输出是通过接口方式选择确定。
不能在40引脚DIP封装HALT / WAIT引脚。
DS97DSP0100
初步
3
Z89321/371/391
16位数字信号处理器
ZiLOG公司
引脚说明
（续）
VSS
EXT0
EXT1
EXT2
VSS
RXD
EXT12
EXT13
EXT14
VSS
EXT15
7
FS1
UO1
UO0
/INT0
FSO
停止
CLK
/ DS
VDD
EA2
EA1
6
1
40
39
PLCC 44 -pin
17
18
29
28
EA0
/ RESET
等待
RD // WR
VDD
SCLK
UI0
UI1
INT1
INT2
EXT11
图3. Z89321 / 371 44引脚PLCC引脚分配
4
EXT3
EXT4
VSS
EXT5
EXT6
EXT7
TXD
EXT8
EXT9
VSS
EXT10
初步
DS97DSP0100
ZiLOG公司
Z89321/371/391
16位数字信号处理器
表2. Z89321 / 371 44引脚PLCC引脚Identication
号
1
2
3
4-5
6
7
8-10
11
12
13-15
16
17
18-19
20
21-23
24
25-26
27
28-29
30
31
32
33
34
35
36
37
38
39-41
42
43
44
符号
停止
FS0
/INT0
O0-UO1
FS1
V
SS
EXT0-EXT2
V
SS
RXD
EXT12-EXT14
V
SS
EXT15
EXT3-EXT4
V
SS
EXT5-EXT7
TXD
EXT8-EXT9
V
SS
EXT10-EXT11
/INT2
/INT1
UI1
UI0
SCLK
V
DD
RD // WR
等待
/ RESET
EA0-EA2
V
DD
/ DS
CLK
功能
停止执行
CODEC 0帧同步
打断
用户输出
编解码器1帧同步
地
外部数据总线
地
从编解码器，串行输入
外部数据总线
地
外部数据总线
外部数据总线
地
外部数据总线
串行输出到编解码器
外部数据总线
地
外部数据总线
打断
打断
用户输入
用户输入
编解码器串行时钟
电源
RD // WR选通EXT巴士
等待状态
RESET
外部地址总线
电源
数据选通外部总线
时钟
方向
输入
输入/输出*
输入
产量
输入/输出*
输入/输出
输入
输入/输出
输入/输出
输入/输出
输入/输出
产量
输入/输出
输入/输出
输入
输入
输入
输入
输入/输出*
输入
产量
输入
输入
产量
输入
产量
输入
1
注意：
*输入或输出由接口模式选择限定。
DS97DSP0100
初步
5
