在目前的dvb-c广播电视系统的传输接口中，有两种mpeg-2视频传输接口标准：异步串行接口标准 asi和同步并行接口spi。spi一共有11位有用信号，每位信号差分成两个信号用来提高传输抗干扰性，在物理链接上用db25传输，因此连线多且复杂，传输距离短，容易出现故障。但spi是并行11位信号，处理简单且扩展性强，因此目前一般的mpeg-2视频编码器的输出和视频***的输入都是标准的并行11位信号。asi用串行传输，只需一根同轴电缆线传输，连线简单，传输距离长。根据spi和asi的优缺点，需要传输信号的spi和asi的互相转换。

    1 spi信号结构

    并行传输系统spi包括一位时钟信号、8位数据信号、一位帧同步信号psync和一位数据有效信号dvalid。帧同步信号对应ts包的同步字节047h，dvalid信号用来区分ts包的长度为188个字节或204个字节。当ts包长为188字节时，dvalid信号一直为高，同时所有信号都与时钟信号保持同步。spi数据格式如图所示。

    2 asi接口

    asi传输流可以有不同数据速率，但传输速率恒定，为270mbps，因此asi可以发送和接收不同速率的mpeg-2数据。asi传输系统为分层结构。最高层、第2层使用mpeg-2标准iso/iec 13818-（systems），第0层和第1层是基于iso/ieo cd 14165-1的fc纤维信道。fc支持多种物理传输媒介，本方案选用同轴电缆传输，图2是基于同轴电缆的asi传输系统框图。

    图2 基于同轴电缆的asi传输系统框图

    首先将包同步的mpeg-2传送包的8－bit码字转换成10－bit码字；接着在并／串转换时，当要求输入一个新字、而数据源还没有准备好时，应插入一个k28.5的同步字，以达到asi的固定270mbps传输速率。所形成的串行比特流将通过缓冲／驱动电路和耦合网络，送到同轴电缆连接器上。插入同步码字可以有三种方法：传输码流的单个字节前后不能都是同步字；传输码流的单个字节前后必须都是同步字；或者是两者的组合。

    到达同轴电缆的接收数据，首先要经过连接器和耦合网络耦合到恢复时钟和数据的电路上，然后进行串／并变换；为了恢复字节同步，asi***必须先搜寻到k28.5同步字，一旦搜索到该同步字，即为随后接收的数据标定了边界，从而建立了***输出字节的正确字节排列；最后进行10/8－bit变换，恢复出包同步的mpeg-2 ts码流数据。但是k28.5同步字不是有效数据，因此解码时必须删除。

    3 asi接口实现方案

    在本方案中，mpeg-2 ts码流由单片mpeg-2编码器mb86390提供，它输出符合spi标准的并行11位信号，ts包长度为188个字节。在spi／asi转换方案中，主要选用cypress公司cyb923／cyb933芯片、异步fifo和逻辑编程器cpld实现。

    cyb923主要实现码字的8/10bit转换、插入同步字k28.5和并／串变换。asi的传输速率恒定为270mhz，而输入mpeg-2 ts码率是不同的，所以要用fifo实现速率匹配，需要对输入的spi数据、fifo和cyb923之间的通信进行逻辑控制。综合性能、价格和程序复杂度的考虑，本方案采用xilinx公司的cpld逻辑编程器xc95108;用vhdl编程实现对它们的逻辑控制。asi的解码也是相似的过程，cyb933主要实现10/8bit转换、去除同步字k28.5和串并变换。

    3.1 asi编码

    在asi的编码过程中，只需将mpeg-2 ts的八位数据和一位ts码率传输时钟输入到cpld。因为在本方案中，ts格式为188个字节，因此数据有效信号dvalid一直为高，cpld忽略这个信号，只管接收ts码流数据，而不用关心ts码流的同步头。psync帧同步信号也一样忽略。cpld将接收到的数据以ts码率时钟写入fifo。当fifo半满时，cpld接收到fifo的半满信号，然后cpld给cyb923发fifo可读信号，cyb923以27mbps读取fifo中的数据；当cpld计数到cyb923读取了一定数量的fifo数据，cpld则向cyb923发送fifo不可读信号，防止fifo读空。m