数据表
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
描述
该
ICS9FG104D
是频率定时发生器，可提供4
差分输出对那些符合英特尔CK410
规范。它还提供了PCI - Express和SATA的支持。
部分合成，无论是从几个输出频率
14.31818 MHz晶振或25 MHz的晶振。该装置也可以是
由参考时钟输入，而不是一个晶体驱动。它提供
同周期到周期抖动小于50 ps和输出用于─输出
小于35 ps输出歪斜。该
ICS9FG104D
还提供了一个
参考时钟的副本。频率的选择可以是
通过带引脚或SMBus控制来实现的。
ICS9FG104D
特点/优势
产生从14.318 MHz的共同频率或
25 MHZ
晶体或参考输入
4 - 0.7V电流模式差分输出对
支持Serial -ATA频率为100 MHz
两种扩频模式： 0至-0.5 downspread
和+/- 0.25 ％ centerspread
未使用的输入可以以任意的从动或Hi -Z被禁用
状态电源管理。
关键的特定连接的阳离子
输出周期至周期抖动< 50 PS
输出至输出歪曲< 35 PS
在输出时钟+/- 300 ppm的频率精度
+/- 50ppm的任何频率瓦特/传播关闭
功能框图
XIN / CLKIN
OSC
X2
2
EF OU牛逼
可编程
SPREAD PLL
停止
逻辑
4
DIF （3 ：0）
传播
SEL14M_25M#
DIF_STOP ＃
FS（ 2：0 ）
SDATA
SCLK
控制
逻辑
IREF
IDT
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
1541C—12/16/10
1
ICS9FG104D
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚配置
XIN / CLKIN
X2
VDD
GND
REFOUT
vFS2
DIF_3
DIF_3#
VDD
GND
DIF_2
DIF_2#
SDATA
SCLK
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDDA
GNDA
IREF
vFS0
vFS1
DIF_0
DIF_0#
VDD
GND
DIF_1
DIF_1#
^SEL14M_25M#
vSPREAD
DIF_STOP ＃
功能表
SEL14M_25M#
FS2 FS1 FS0输出（兆赫）
(FS3)
0
0
0
0
100.00
0
0
0
1
125.00
0
0
1
0
133.33
0
0
1
1
166.67
0
1
0
0
200.00
0
1
0
1
266.00
0
1
1
0
333.00
0
1
1
1
400.00
1
0
0
0
100.00
1
0
0
1
125.00
1
0
1
0
133.33
1
0
1
1
166.67
1
1
0
0
200.00
1
1
0
1
266.00
1
1
1
0
333.00
1
1
1
1
400.00
^引脚具有内部120K上拉
V引脚内部有120K上拉下来
28引脚SSOP / TSSOP
电源组
引脚数
VDD
GND
3
4
9,21
10,20
28
27
描述
REFOUT ，数字输入
DIF输出
IREF ，模拟VDD ， GND为核心PLL
IDT
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
ICS9FG104D
1541C—12/16/10
2
ICS9FG104D
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
引脚说明
针＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
引脚名称
XIN / CLKIN
X2
VDD
GND
REFOUT
vFS2
DIF_3
DIF_3#
VDD
GND
DIF_2
DIF_2#
SDATA
SCLK
DIF_STOP ＃
vSPREAD
^SEL14M_25M#
DIF_1#
DIF_1
GND
VDD
DIF_0#
DIF_0
vFS1
vFS0
PIN TYPE
IN
OUT
PWR
PWR
OUT
IN
OUT
OUT
PWR
PWR
OUT
OUT
I / O
IN
IN
IN
IN
OUT
OUT
PWR
PWR
OUT
OUT
IN
IN
描述
晶振输入或参考时钟输入
晶振输出，名义上14.318MHz
供电，标称3.3V
接地引脚。
参考时钟输出
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
供电，标称3.3V
接地引脚。
0.7V的差分真正的时钟输出
0.7V的差分互补时钟输出
数据引脚SMBus的电路， 5V容限。
SMBus的电路， 5V容限的时钟引脚。
低电平输入停止差分输出时钟。
异步的，积极的高投入，使扩频功能。该引脚
有120Kohm下拉电阻。
选择14.31818 MHz或25 MHz的输入频率。该引脚有一个内部120kohm
上拉电阻。
1 = 14.31818 MHz时， 0 = 25 MHz的
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
接地引脚。
供电，标称3.3V
0.7V的差分互补时钟输出
0.7V的差分真正的时钟输出
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
3.3V频率选择锁存输入引脚与内部120kohm下拉电阻。
此销规定了差分电流模式输出对参考。它
需要一个固定的精密电阻接地。 475ohm为标准值
100欧姆差分阻抗。其它阻抗要求不同的值。看
数据表。
接地引脚PLL内核。
3.3V电源为PLL内核。
26
27
28
IREF
GNDA
VDDA
OUT
PWR
PWR
IDT
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
1541C—12/16/10
3
ICS9FG104D
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
绝对最大
符号
参数
VDDxx
3.3V电源电压
Ts
储存温度
T环境下的操作环境温度 （商务级）
T环境下的操作环境温度 （工业级）
TCASE
外壳温度
ESD PROT
输入ESD保护人体模型
民
-65
0
-40
2000
最大
4.6
150
+70
+85
115
单位
V
°
C
°C
°C
°C
V
电气特性 - 输入/电源/通用输出参数
T
A
= T
A M B IENT
;电源电压V
DD
= 3.3 V +/-5%
参数
输入高电压
输入低电压
输入高电流
符号
V
IH
V
IL
I
IH
I
IL1
输入低电平电流
I
IL2
条件
民
典型值
最大
V
DD
+ 0.3
单位备注
V
V
uA
uA
uA
1
1
1
1
1
1
1
1
1
3
3
1
1
1
1,2
1,2
1,3,4
1,3,4
1
1
3.3 V +/-5%
2
V
SS
- 0.3
3.3 V +/-5%
V
IN
= V
DD
-5
V
IN
= 0 V ;输入没有上拉
-5
电阻
V
IN
= 0 V ;输入上拉
电阻器
全部活动，C
L
=满负荷;
F = 400 MHz的
全部活动，C
L
=满负荷;
F = 100 MHz的
所有输出驱动停止
所有输出停止高阻
SEL14M_25M ＃ = 0
SEL14M_25M ＃ = 1
逻辑输入
输出引脚电容
从V
DD
电截至1日
时钟（商业）
从V
DD
电截至1日
时钟（工业）
SEL14M_25M ＃ = 0
SEL14M_25M ＃ = 1
DIF输出使能后
DIF_Stop ＃去断言
20 ％至80％的VDD
-200
125
110
106
48
22.5
25.00
12.886 14.31818
1.5
0.8
5
150
125
120
60
27.5
15.75
7
5
6
1.8
1.8
mA
mA
mA
mA
兆赫
兆赫
nH
pF
pF
ms
ms
千赫
千赫
I
DD3.3OP
工作电源电流
I
DD3.3STOP
输入频率
3
引脚电感
1
输入/输出
电容
1
CLK稳定
1,2
T
STABind
调制频率
调制频率
DIF输出使能
输入上升和下降时间
1
F
i
L
针
C
IN
C
OUT
T
STABcom
f
MOD
f
MOD
t
DIFOE
t
R
/t
F
32.541
32.467
15
5
ns
ns
通过设计保证，而不是100 ％生产测试。
2
见时序图时序要求。
3
输入频率应在REF引脚进行测量和调整，以0 PPM ，以满足
ppm的频率精度的PLL输出。
这些值假定为25MHz或14.31818MHz分别输入。使用更高或更低的频率
将相应地扩展这些频率。通过在FS输入选择的输出frequecy也将扩大。
例如， 27MHz的输入， 100MHz时的一个FS的选择将产生二十五分之二十七×100的输出频率=
108MHz.
IDT
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
1541C—12/16/10
4
4
ICS9FG104D
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
电气特性 - DIF 0.7V电流模式差分对
T
A
= T
A M B IENT
; V
DD
= 3.3V +/- 5 ％ ;
L
=为2pF ，R
S
=33.2
, R
P
=49.9
, I
REF
= 475
参数
输出阻抗
电压高
电压低
最大电压
分压
过零电压（ABS ）
过零电压（ VAR ）
长精度
符号
Zo
1
VHIGH
VLOW
Vovs
Vuds
Vcross （绝对压力）
D- Vcross
PPM
条件
V
O
= V
x
统计测量
使用单端信号
示波器的数学函数。
在测量单端
使用绝对值信号。
过路的变化对所有边缘
看到TPERIOD最小 - 最大价值
400MHz的名义
400MHz的传播
333.33MHz名义
333.33MHz蔓延
266.66MHz名义
266.66MHz蔓延
200MHz的名义
200MHz的传播
166.66MHz名义
166.66MHz蔓延
133.33MHz名义
133.33MHz蔓延
100.00MHz名义
100.00MHz蔓延
400MHz的名义/扩散
333.33MHz名义/扩散
266.66MHz名义/扩散
标称为200MHz /扩散
166.66MHz名义/扩散
133.33MHz名义/扩散
100.00MHz名义/扩散
V
OL
= 0.175V, V
OH
= 0.525V
V
OH
= 0.525V V
OL
= 0.175V
民
3000
660
-150
-300
250
850
mV
150
1150
550
140
-300
300
2.49988 2.5000 2.5001
2.4993
2.5133
2.99985 3.0000 3.0002
2.9991
3.016
3.74981 3.7500 3.7502
3.7489
3.77
4.9998 5.0000 5.0003
4.9985
5.0266
5.9997 6.0000 6.0003
5.9982
6.0320
7.4996 7.5000 7.5004
7.4978
5.4000
9.9995 10.0000 10.0005
9.9970
10.0533
2.4143
2.9141
3.6639
4.8735
5.8732
7.3728
9.8720
175
700
175
700
125
125
45
55
35
50
mV
mV
mV
PPM
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ps
ps
ps
ps
%
ps
ps
1
1
1
1
1
1,2,5
2
2,3
2
2,3
2
2,3
2
2,3
2
2,3
2
2,3
2
2,3
1,2
1,2
1,2
1,2
1,2
1,2
1,2
1
1
1
1
1
1
1
典型值
最大
单位
笔记
1
1
平均周期
TPERIOD
绝对分钟内
T
absmin
上升时间
下降时间
上升时间变化
秋季时间变化
占空比
歪斜，输出到输出
抖动，周期循环
1
2
t
r
t
f
D-吨
r
D-吨
f
d
t3
t
sk3
t
jcyc - 环
实测差异
V
T
= 50%
实测差异
通过设计和特性保证，而不是100 ％生产测试。
所有的长期精度和时钟周期的规格有保证的假设REFOUT被调整到0
3
数字是向下蔓延。
4
该图是作为一个PCI Express的参考时钟定义由PCI-SIG的峰 - 峰值相位抖动。请访问
http://www.pcisig.com了解更多详细信息
5
+/- 50ppm的，在与蔓延过任何频率
IDT
频率发生器的CPU ， QPI总线，FBD第二代PCIe SATA &
1541C—12/16/10
5
