DS1747/DS1747P
Y2K兼容，非易失时钟RAM
www.maxim-ic.com
特点
§
§
§
§
§
集成的NV SRAM ，实时时钟
（ RTC ） ，水晶，电源失效控制电路，
和锂电池
时钟寄存器被相同接入到
静态RAM 。这些寄存器居民
在八大热门RAM单元。
世纪字节寄存器（ Y2K兼容）
拥有超过10年的完全不挥发
在没有电源的操作
BCD编码的世纪，年，月，日，
日，小时，分钟和秒用
自动闰年补偿有效期
截至2100年
电池电压指示标志
电源失效写保护允许± 10 ％
V
CC
电源容差
锂能源电
断开，维持保鲜状态
通电后的首次
DIP模块只：
标准的JEDEC字节宽的512k x 8静态
RAM引出线
POWERCAP
模块板只有：
表面贴装可直接
包含连接的PowerCap
电池和水晶
可更换电池（安装PowerCap ）
上电复位输出
引脚对引脚兼容于其他密度
的DS174XP时钟RAM
也可在工业温度
范围：-40 ° C至+ 85°C
销刀豆网络gurations
顶视图
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
32
达拉斯
31
2
半导体
30
3
DS1747
29
4
28
5
27
6
26
7
25
8
24
9
23
10
22
11
21
12
13
14
15
16
20
19
18
17
V
CC
A15
A17
WE
A13
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
§
§
§
§
§
DIP封装
（ 512K ×8 ）
北卡罗来纳州
A15
A16
RST
V
CC
WE
OE
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
达拉斯
半导体
DS1747P
X1
GND
V
BAT
X2
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
A18
A17
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
§
PowerCap模板
（使用DS9034PCX的PowerCap ）
的PowerCap是达拉斯半导体公司的注册商标。
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 18
REV ： 011204
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
引脚说明
A0–A18
CE
OE
WE
V
CC
GND
DQ0–DQ7
北卡罗来纳州
RST
X1, X2
V
BAT
- 地址输入
=芯片使能
=输出使能
=写使能
- 电源输入
=地面
- 数据输入/输出
=无连接
- 上电复位输出（ PowerCap模块仅板）
- 水晶连接
- 电池连接
订购信息
部分
DS1747-70
DS1747-70IND
DS1747P-70
DS1747P-70IND
DS1747W-120
DS1747W-120IND
DS1747WP-120
DS1747WP-120IND
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
PIN- PACKAGE
32 EDIP （ 0.740a ）
32 EDIP （ 0.740a ）
34的PowerCap
34的PowerCap
32 EDIP （ 0.740a ）
32 EDIP （ 0.740a ）
34的PowerCap
34的PowerCap
顶标
DS1747-70
DS1747-70 IND
DS1747P-70
DS1747P -70 IND
DS1747W-120
DS1747W -120 IND
DS1747WP-120
DS1747WP -120 IND
描述
该DS1747是一款全功能的， 2000年的标准（ Y2KC ） ，实时时钟/日历（ RTC ）和
512K ×8非易失性静态RAM 。在DS1747中的用户访问所有的寄存器是通过一
如示于图1中的RTC信息和控制位字节宽接口驻留在8
最上面的RAM单元。 RTC寄存器包含世纪，年，月，日，星期，时，分，
和秒的数据以24小时BCD格式。更正为每个月份及闰年的日期是由
自动。 RTC时钟寄存器是双缓冲，以避免不正确的数据访问，可以
发生在时钟更新周期。双缓冲系统也防止时间的损失，因为
倒数计时无法减少了访问时间寄存器的数据。该DS1747还含有
其自身的电源故障电路，取消选择设备时的V
CC
电源是一个彻头彻尾的容忍
条件。此功能可以防止不可预测的系统运行数据低V带来的损失
CC
为避免错误的访问和更新周期。
2 18
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
图1.框图
达拉斯
半导体
DS1747
套餐
该DS1747有两种封装（ 32引脚DIP和34引脚PowerCap模块）提供。 32引脚DIP
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模块板的设计与联系人的连接到一个单独的PowerCap
（ DS9034PCX ） ，其中包含晶体和电池。这种设计允许在电帽被安装在
在完成表面的后DS1747P的顶部安装过程。后安装的PowerCap
表面贴装工艺防止损坏晶体和电池由于所需的高温
回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板
和的PowerCap单独订购和运输分开的容器。为的部件号
的PowerCap是DS9034PCX 。
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部的机会
更新到DS1747时钟寄存器应停止之前的时钟数据被读出，以防止读出的
转型期的数据。然而，停止内部时钟的寄存器的更新过程中不影响时钟
准确度。当1被写入到读取位的更新被停止，第6位的世纪寄存器，参见
表2.只要一保持在该位置时，更新被中止。发出停止后，寄存器
反映计数，也就是一天，日期和时间，这是目前在此刻halt命令是
发行。然而，双缓冲系统的内部时钟寄存器继续更新，使得
时钟精度不会受到数据的访问。所有的DS1747寄存器被更新
同时后的内部时钟寄存器更新过程已经重新启用。更新内
后读位第二写入到零。的读位必须被设置为一个零为最低的
500
ms
为确保外部寄存器将被更新。
3 18
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
表1.真值表
V
CC
V
CC
＆ GT ; V
PF
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
CE
V
IH
V
IL
V
IL
V
IL
X
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
模式
DESELECT
写
读
读
DESELECT
DESELECT
DQ
高-Z
DATA IN
数据输出
高-Z
高-Z
高-Z
动力
待机
活跃
活跃
活跃
CMOS待机
数据保留
模式
设置时钟
如表2中所示，位世纪寄存器7是写位。设定的写入位为1，如
读位，停止更新的DS1747寄存器。然后，用户可以使用正确的星期，日期加载它们
以24小时BCD格式和时间数据。复位写入位到零，然后传送这些值的
实际的时钟计数器，并允许恢复正常操作。
停止和启动时钟振荡器
时钟振荡器可以随时停止。以增加保质期，该振荡器可以变
离，以减少从电池的漏电流。该
OSC
位的秒寄存器的MSB （位7） ，
见表2。将其设置为一个振荡器停振。
频率测试位
如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为
逻辑“1”和振荡器运行，的LSB秒寄存器将切换为512赫兹。当
秒寄存器被读出时， DQ0线将在512赫兹的频率，只要切换为条件
访问保持有效（即
CE
低，
OE
低，
WE
高和地址秒钟注册仍然有效，
稳定）。
时钟精度（ DIP MODULE ）
该DS1747是保证计时精确度内
±1
每月分钟，在25℃ 。实时时钟是
在工厂校准由Dallas Semiconductor采用非易失性调谐元件，并且不
需要额外校准。出于这个原因，场时钟校准方法不可用和
没有必要的。电气环境也影响时钟精度，并且应该小心，以
将RTC中的印刷电路板布线的最低级的EMI部分。有关更多信息，请
请参阅
应用笔记58 。
时钟精度（ POWERCAP MODULE ）
在DS1747和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，
模块通常保持时间的精确度内
±1.53
每月（为35ppm ）分钟，在25℃ 。时钟
精度也受电气环境和时应该小心放置的RTC中
的印刷电路板布局中的最低级的EMI部分。有关更多信息，请参考
应用笔记58 。
4 18
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
表2.寄存器映射
地址
7FFFF
7FFFE
7FFFD
7FFFC
7FFFB
7FFFA
7FFF9
7FFF8
OSC
=停止位
W =写位
数据
B7
X
X
BF
X
X
OSC
W
B6
10年
X
X
FT
X
10月
10日
X
X
10小时
10分钟
10秒
10世纪
R =读位
X =见注释
B5
X
B4
B3
B2
YEAR
MONTH
日期
B1
B0
功能
YEAR
MONTH
日期
天
小时
分钟
秒
世纪
范围
00-99
01-12
01-31
01-07
00-23
00-59
00-59
00-39
X
天
小时
分钟
秒
世纪
FT =频率测试
BF =电池标志
R
注意：
所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。
检索数据从RAM或时钟
的DS1747是在读模式下，每当
OE
（输出使能）为低电平时，
WE
（写使能）为高，并
CE
（芯片使能）是低的。该装置结构允许的纹波通过访问任何的地址位置
在NV SRAM 。有效的数据将在T内的DQ引脚
AA
之后的最后一个地址输入是
稳定，从而提供了
CE
和
OE
访问时间和状态感到满意。如果
CE
or
OE
访问时间和
状态不满足，有效数据将可在芯片使能访问后者（叔
CEA
)
或输出使能
访问时间（吨
OEA
)
。的数据输入/输出管脚的状态（DQ）是由控制
CE
和
OE 。
如果
输出吨前被激活
AA
中，数据线被驱动到一个中间状态，直到吨
AA.
如果该地址
输入而改变
CE
和
OE
仍然有效，输出数据有效期为输出数据保持
时间（t
OH
），但将会进入不确定的，直到下一个地址的访问。
将数据写入RAM或时钟
在DS1747处于写模式时
WE ，
和
CE
处于其活性状态。写的是开始
参考后者发生过渡
WE
or
CE 。
该地址必须在整个持有有效
该循环。
CE
or
WE
必须返回非活动最少的t
WR
之前，另一次读的起始或
写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在一个
典型应用中，
OE
信号将是在写周期期间高。不过，
OE
设置可以是有源
那小心与数据总线，以避免总线冲突。如果
OE
低前
WE
低转换
数据总线可以成为活性与由地址输入定义的读出的数据。在低过渡
WE
然后禁用输出T
WEZ
后
WE
变为有效。
5 18
DS1747/DS1747P
Y2K兼容，非易失时钟RAM
www.maxim-ic.com
特点
§
§
§
§
§
集成的NV SRAM ，实时时钟
（ RTC ） ，水晶，电源失效控制电路，
和锂电池
时钟寄存器被相同接入到
静态RAM 。这些寄存器居民
在八大热门RAM单元。
世纪字节寄存器（ Y2K兼容）
拥有超过10年的完全不挥发
在没有电源的操作
BCD编码的世纪，年，月，日，
日，小时，分钟和秒用
自动闰年补偿有效期
截至2100年
电池电压指示标志
电源失效写保护允许± 10 ％
V
CC
电源容差
锂能源电
断开，维持保鲜状态
通电后的首次
DIP模块只：
标准的JEDEC字节宽的512k x 8静态
RAM引出线
POWERCAP
模块板只有：
表面贴装可直接
包含连接的PowerCap
电池和水晶
可更换电池（安装PowerCap ）
上电复位输出
引脚对引脚兼容于其他密度
的DS174XP时钟RAM
也可在工业温度
范围：-40 ° C至+ 85°C
销刀豆网络gurations
顶视图
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
32
达拉斯
31
2
半导体
30
3
DS1747
29
4
28
5
27
6
26
7
25
8
24
9
23
10
22
11
21
12
13
14
15
16
20
19
18
17
V
CC
A15
A17
WE
A13
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
§
§
§
§
§
DIP封装
（ 512K ×8 ）
北卡罗来纳州
A15
A16
RST
V
CC
WE
OE
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
达拉斯
半导体
DS1747P
X1
GND
V
BAT
X2
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
A18
A17
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
§
PowerCap模板
（使用DS9034PCX的PowerCap ）
的PowerCap是达拉斯半导体公司的注册商标。
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 18
REV ： 011204
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
引脚说明
A0–A18
CE
OE
WE
V
CC
GND
DQ0–DQ7
北卡罗来纳州
RST
X1, X2
V
BAT
- 地址输入
=芯片使能
=输出使能
=写使能
- 电源输入
=地面
- 数据输入/输出
=无连接
- 上电复位输出（ PowerCap模块仅板）
- 水晶连接
- 电池连接
订购信息
部分
DS1747-70
DS1747-70IND
DS1747P-70
DS1747P-70IND
DS1747W-120
DS1747W-120IND
DS1747WP-120
DS1747WP-120IND
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
PIN- PACKAGE
32 EDIP （ 0.740a ）
32 EDIP （ 0.740a ）
34的PowerCap
34的PowerCap
32 EDIP （ 0.740a ）
32 EDIP （ 0.740a ）
34的PowerCap
34的PowerCap
顶标
DS1747-70
DS1747-70 IND
DS1747P-70
DS1747P -70 IND
DS1747W-120
DS1747W -120 IND
DS1747WP-120
DS1747WP -120 IND
描述
该DS1747是一款全功能的， 2000年的标准（ Y2KC ） ，实时时钟/日历（ RTC ）和
512K ×8非易失性静态RAM 。在DS1747中的用户访问所有的寄存器是通过一
如示于图1中的RTC信息和控制位字节宽接口驻留在8
最上面的RAM单元。 RTC寄存器包含世纪，年，月，日，星期，时，分，
和秒的数据以24小时BCD格式。更正为每个月份及闰年的日期是由
自动。 RTC时钟寄存器是双缓冲，以避免不正确的数据访问，可以
发生在时钟更新周期。双缓冲系统也防止时间的损失，因为
倒数计时无法减少了访问时间寄存器的数据。该DS1747还含有
其自身的电源故障电路，取消选择设备时的V
CC
电源是一个彻头彻尾的容忍
条件。此功能可以防止不可预测的系统运行数据低V带来的损失
CC
为避免错误的访问和更新周期。
2 18
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
图1.框图
达拉斯
半导体
DS1747
套餐
该DS1747有两种封装（ 32引脚DIP和34引脚PowerCap模块）提供。 32引脚DIP
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模块板的设计与联系人的连接到一个单独的PowerCap
（ DS9034PCX ） ，其中包含晶体和电池。这种设计允许在电帽被安装在
在完成表面的后DS1747P的顶部安装过程。后安装的PowerCap
表面贴装工艺防止损坏晶体和电池由于所需的高温
回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板
和的PowerCap单独订购和运输分开的容器。为的部件号
的PowerCap是DS9034PCX 。
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部的机会
更新到DS1747时钟寄存器应停止之前的时钟数据被读出，以防止读出的
转型期的数据。然而，停止内部时钟的寄存器的更新过程中不影响时钟
准确度。当1被写入到读取位的更新被停止，第6位的世纪寄存器，参见
表2.只要一保持在该位置时，更新被中止。发出停止后，寄存器
反映计数，也就是一天，日期和时间，这是目前在此刻halt命令是
发行。然而，双缓冲系统的内部时钟寄存器继续更新，使得
时钟精度不会受到数据的访问。所有的DS1747寄存器被更新
同时后的内部时钟寄存器更新过程已经重新启用。更新内
后读位第二写入到零。的读位必须被设置为一个零为最低的
500
ms
为确保外部寄存器将被更新。
3 18
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
表1.真值表
V
CC
V
CC
＆ GT ; V
PF
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
CE
V
IH
V
IL
V
IL
V
IL
X
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
模式
DESELECT
写
读
读
DESELECT
DESELECT
DQ
高-Z
DATA IN
数据输出
高-Z
高-Z
高-Z
动力
待机
活跃
活跃
活跃
CMOS待机
数据保留
模式
设置时钟
如表2中所示，位世纪寄存器7是写位。设定的写入位为1，如
读位，停止更新的DS1747寄存器。然后，用户可以使用正确的星期，日期加载它们
以24小时BCD格式和时间数据。复位写入位到零，然后传送这些值的
实际的时钟计数器，并允许恢复正常操作。
停止和启动时钟振荡器
时钟振荡器可以随时停止。以增加保质期，该振荡器可以变
离，以减少从电池的漏电流。该
OSC
位的秒寄存器的MSB （位7） ，
见表2。将其设置为一个振荡器停振。
频率测试位
如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为
逻辑“1”和振荡器运行，的LSB秒寄存器将切换为512赫兹。当
秒寄存器被读出时， DQ0线将在512赫兹的频率，只要切换为条件
访问保持有效（即
CE
低，
OE
低，
WE
高和地址秒钟注册仍然有效，
稳定）。
时钟精度（ DIP MODULE ）
该DS1747是保证计时精确度内
±1
每月分钟，在25℃ 。实时时钟是
在工厂校准由Dallas Semiconductor采用非易失性调谐元件，并且不
需要额外校准。出于这个原因，场时钟校准方法不可用和
没有必要的。电气环境也影响时钟精度，并且应该小心，以
将RTC中的印刷电路板布线的最低级的EMI部分。有关更多信息，请
请参阅
应用笔记58 。
时钟精度（ POWERCAP MODULE ）
在DS1747和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，
模块通常保持时间的精确度内
±1.53
每月（为35ppm ）分钟，在25℃ 。时钟
精度也受电气环境和时应该小心放置的RTC中
的印刷电路板布局中的最低级的EMI部分。有关更多信息，请参考
应用笔记58 。
4 18
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
表2.寄存器映射
地址
7FFFF
7FFFE
7FFFD
7FFFC
7FFFB
7FFFA
7FFF9
7FFF8
OSC
=停止位
W =写位
数据
B7
X
X
BF
X
X
OSC
W
B6
10年
X
X
FT
X
10月
10日
X
X
10小时
10分钟
10秒
10世纪
R =读位
X =见注释
B5
X
B4
B3
B2
YEAR
MONTH
日期
B1
B0
功能
YEAR
MONTH
日期
天
小时
分钟
秒
世纪
范围
00-99
01-12
01-31
01-07
00-23
00-59
00-59
00-39
X
天
小时
分钟
秒
世纪
FT =频率测试
BF =电池标志
R
注意：
所有显示的“X”位不专用于任何特定的功能，并且可以被用作普通RAM比特。
检索数据从RAM或时钟
的DS1747是在读模式下，每当
OE
（输出使能）为低电平时，
WE
（写使能）为高，并
CE
（芯片使能）是低的。该装置结构允许的纹波通过访问任何的地址位置
在NV SRAM 。有效的数据将在T内的DQ引脚
AA
之后的最后一个地址输入是
稳定，从而提供了
CE
和
OE
访问时间和状态感到满意。如果
CE
or
OE
访问时间和
状态不满足，有效数据将可在芯片使能访问后者（叔
CEA
)
或输出使能
访问时间（吨
OEA
)
。的数据输入/输出管脚的状态（DQ）是由控制
CE
和
OE 。
如果
输出吨前被激活
AA
中，数据线被驱动到一个中间状态，直到吨
AA.
如果该地址
输入而改变
CE
和
OE
仍然有效，输出数据有效期为输出数据保持
时间（t
OH
），但将会进入不确定的，直到下一个地址的访问。
将数据写入RAM或时钟
在DS1747处于写模式时
WE ，
和
CE
处于其活性状态。写的是开始
参考后者发生过渡
WE
or
CE 。
该地址必须在整个持有有效
该循环。
CE
or
WE
必须返回非活动最少的t
WR
之前，另一次读的起始或
写周期。数据必须是有效的吨
DS
之前写的结尾，并保持有效吨
DH
之后。在一个
典型应用中，
OE
信号将是在写周期期间高。不过，
OE
设置可以是有源
那小心与数据总线，以避免总线冲突。如果
OE
低前
WE
低转换
数据总线可以成为活性与由地址输入定义的读出的数据。在低过渡
WE
然后禁用输出T
WEZ
后
WE
变为有效。
5 18
19-5504 ;启9/10
DS1747/DS1747P
Y2K兼容，非易失时钟RAM
www.maxim-ic.com
特点
集成的NV SRAM ，实时时钟
（ RTC ） ，水晶，电源失效控制
电路和锂电池
时钟寄存器被相同接入到
静态RAM 。这些寄存器
居于八大热门RAM单元
世纪字节寄存器（ Y2K兼容）
拥有超过10年的完全不挥发
在没有电源的操作
BCD编码的世纪，年，月，日，
日，小时，分钟和秒用
闰年自动补偿有效期
截至2100年
电池电压指示标志
电源失效写保护允许
±10% V
CC
电源容差
锂能源电
断开，维持保鲜状态
通电后的首次
DIP模块只：
标准的JEDEC字节宽的512k x 8静态
RAM引出线
PowerCap模板：
表面贴装可直接
包含连接的PowerCap
电池和水晶
可更换电池（安装PowerCap ）
上电复位输出
引脚对引脚兼容于其他密度
的DS174XP时钟RAM
也可在工业温度
范围：-40 ° C至+ 85°C
销刀豆网络gurations
顶视图
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
DQ0
DQ1
DQ2
GND
1
格言
2
DS1747
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
CC
A15
A17
WE
A13
A8
A9
A11
OE
A10
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DIP封装
（ 512K ×8 ）
北卡罗来纳州
A15
A16
RST
V
CC
WE
OE
CE
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
DQ1
DQ0
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
格言
DS1747P
X1
GND
V
BAT
X2
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
A18
A17
A14
A13
A12
A11
A10
A9
A8
A7
A6
A5
A4
A3
A2
A1
A0
PowerCap模板
（使用DS9034PCX的PowerCap ）
注意：
该器件的一些修订可能偏离称为勘误表公布的规格。任何器件的多个版本
可能同时获得通过不同的销售渠道。欲了解器件勘误表的信息，请点击这里：
www.maxim-ic.com/errata 。
1 16
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
引脚说明
EDIP
1
2
3
4
5
6
7
8
9
10
11
12
23
25
26
27
28
30
31
13
14
15
17
18
19
20
21
16
22
24
29
32
—
—
—
—
针
POWERCAP
34
3
32
30
25
24
23
22
21
20
19
18
28
29
27
26
31
33
2
16
15
14
13
12
11
10
9
17
8
7
6
5
1
4
（见
针
配置）
（见
针
配置）
名字
A18
A16
A14
A12
A7
A6
A5
A4
A3
A2
A1
A0
A10
A11
A9
A8
A13
A17
A15
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
GND
CE
OE
WE
V
CC
北卡罗来纳州
RST
X1, X2
V
BAT
功能
地址输入
数据输入/输出
地
低电平有效芯片使能输入
低电平有效输出使能输入
低电平有效写使能输入
电源输入
无连接
低电平有效上电复位输出
晶振输入，输出连接
电池连接
2 16
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
订购信息
部分
DS1747-70+
DS1747-70IND+
DS1747P-70+
DS1747P-70IND+
DS1747W-120+
DS1747W-120IND+
DS1747WP-120+
DS1747WP-120IND+
供应
电压
(V)
5.0
5.0
5.0
5.0
3.3
3.3
3.3
3.3
温度范围
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
0 ° C至+ 70°C
-40 ° C至+ 85°C
PIN- PACKAGE
32 EDIP （ 0.740a ）
32 EDIP （ 0.740a ）
34 *的PowerCap
34 *的PowerCap
32 EDIP （ 0.740a ）
32 EDIP （ 0.740a ）
34 *的PowerCap
34 *的PowerCap
顶标
DS1747-70+
DS1747-70IND+
DS1747P+70
DS1747P + 70 IND
DS1747W-120+
DS1747W-120IND+
DS1747WP+120
DS1747WP + 120 IND
+表示
一个铅（Pb ） - 免费/符合RoHS标准的封装。
*DS9034PCX+
或需要DS9034I - PCX + （必须单独订购） 。
A“ + ”表示无铅（Pb ） - 免费。顶标将包括铅（ Pb）器件一个“ + ”符号。
描述
该DS1747是一款全功能的， 2000年的标准（ Y2KC ） ，实时时钟/日历（ RTC ）和
512K ×8非易失性静态RAM 。在DS1747中的用户访问所有的寄存器是通过一
如示于图1中的RTC信息和控制位字节宽接口驻留在8
最上面的RAM单元。 RTC寄存器包含世纪，年，月，日，星期，时，分，
并在24小时二进制编码的十进制（ BCD ）格式秒的数据。更正为每个月的日期
和闰年自动进行。 RTC时钟寄存器是双缓冲，以避免访问
不正确的数据时可能出现的时钟的更新周期。双缓冲系统也防止时间
损失的倒数计时有增无减通过访问时间寄存器的数据。在DS1747还
包含它自己的电源故障电路，取消选择设备时的V
CC
电源是一个彻头彻尾的OF-
宽容的条件。此功能可以防止不可预测的系统运行数据所带来的损失
低V
CC
为避免错误的访问和更新周期。
3 16
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
图1.框图
格言
DS1747
套餐
该DS1747有两种封装（ 32引脚DIP和34引脚PowerCap模块）提供。 32引脚DIP
风格模块集成了晶体，锂能源和硅都在同一个包中。 34针
PowerCap模块板的设计与联系人的连接到一个单独的PowerCap
（ DS9034PCX ） ，其中包含晶体和电池。这种设计允许在电帽被安装在
在完成表面的后DS1747P的顶部安装过程。后安装的PowerCap
表面贴装工艺防止损坏晶体和电池由于所需的高温
回流焊接。在安装PowerCap被锁定式设计，防止反向插入。 PowerCap模块板
和的PowerCap单独订购和运输分开的容器。为的部件号
的PowerCap是DS9034PCX 。
时间和日期OPERATIONS
的时间和日期寄存器的内容是BCD格式。在当天的星期 - 寄存器递增
午夜。对应于星期几的值是用户定义的，但必须是连续的（即，如果1
等于星期日，那么2等于星期一等） 。不合逻辑的时间和日期输入会导致不确定
操作。
时钟操作 - 读取软时钟
而双缓冲寄存器结构减少了读取不正确的数据，内部的机会
更新到DS1747时钟寄存器应停止之前的时钟数据被读出，以防止读出的
转型期的数据。然而，停止内部时钟的寄存器的更新过程中不影响时钟
准确度。当1被写入到读取位的更新被停止，第6位的世纪寄存器（见
表2）。只要1保持在该位置时，更新被中止。发出停止后，寄存器
反映计数，也就是一天，日期和时间，这是目前在此刻halt命令是
发行。然而，双缓冲系统的内部时钟寄存器继续更新，使得
时钟精度不会受到数据的访问。所有的DS1747寄存器被更新
同时后的内部时钟寄存器更新过程已经重新启用。更新内
后读位第二写入到零。的读位必须被设置为一个零为最低的
500s以确保外部寄存器将被更新。
4 16
DS1747 / DS1747P Y2K兼容，非易失时钟RAM
表1.真值表
V
CC
V
CC
＆ GT ; V
PF
V
SO
＆ LT ; V
CC
＆ LT ; V
PF
V
CC
＆ LT ; V
SO
＆ LT ; V
PF
CE
V
IH
V
IL
V
IL
V
IL
X
X
OE
X
X
V
IL
V
IH
X
X
WE
X
V
IL
V
IH
V
IH
X
X
模式
DESELECT
写
读
读
DESELECT
DESELECT
DQ
高-Z
DATA IN
数据输出
高-Z
高-Z
高-Z
动力
待机
活跃
活跃
活跃
CMOS待机
数据保留
模式
设置时钟
如表2中所示，位世纪寄存器7是写位。设定的写入位为1，如
读位，停止更新的DS1747寄存器。然后，用户可以使用正确的星期，日期加载它们
在24小时的格式和时间数据。复位写入位到零，则这些值传送到实际
时钟计数器，并允许恢复正常操作。
停止和启动时钟振荡器
时钟振荡器可以随时停止。以增加保质期，该振荡器可以变
离，以减少从电池的漏电流。该
OSC
位的秒寄存器的MSB （位7） ，
见表2。将其设置为一个振荡器停振。
频率测试位
如表2所示，第6位的天字节是频率的测试位。当频率测试位被设置为
逻辑“1”和振荡器运行，对LSB秒寄存器将切换为512Hz 。当
秒寄存器被读出时， DQ0线将在512Hz的频率，只要切换为条件
访问保持有效（即
CE
低，
OE
低，
WE
高和地址秒钟注册仍然有效，
稳定）。
时钟精度（ DIP MODULE ）
该DS1747是保证计时精确度内
1
每月分在+ 25C 。实时时钟是
使用非易失性调谐元件在工厂校准由马克西姆，并且不需要额外的
校准。出于这个原因，场时钟校准方法不可用和没有必要的。该
电环境也影响时钟精度，并且应该小心放置的RTC中
的印刷电路板布局中的最低级的EMI部分。有关更多信息，请参阅
应用
注意58 。
时钟精度（ POWERCAP MODULE ）
在DS1747和DS9034PCX各自独立为精度进行测试。一旦安装在一起时，
模块通常保持时间的精确度内
1.53
每月（ 35 PPM ）分钟，在+ 25°C 。时钟
精度也受电气环境和时应该小心放置的RTC中
的印刷电路板布局中的最低级的EMI部分。有关更多信息，请参阅
应用
注意58 。
5 16
