WL102B
无线数据控制器
超前信息
DS4582 - 3.0 1999年7月
特点
q
订购信息
WL102B / IG / TP1R 100引脚封装
WL102BC /公关/ FP1R 144引脚封装
完整的CMOS单芯片，射频收发器
调节器
硬件实现的通信控制
块（ CCB）
使用外接闪光灯与协议无关的设计
内存
8051的内部和外部
处理器选项
内部/外部缓冲器和
处理器内存
块断电设施
PCMCIA/8bit
处理器主机接口缓冲
内存
高达1Mbps / 2级或2 Mbps的/ 4级操作
q
q
q
q
q
q
该WL102B是一款高度集成的CMOS无线数据
控制器的设计极大地降低成本
无线数据应用。它的工作原理与WL600C RF IF
芯片和WL800合成芯片来提供一个完整的
溶液为一个跳频，扩频无线电
在2.4至2.45 GHz的ISM频段。
它的灵活设计意味着它也可以在一个用于
使用一系列"proc-广泛的其他应用
essor" ，协议和额外的内存选项以及
如收音机在其它频率。
q
相关文档
WL600C ， WL800和WL102B （ DS4837 ）数据手册
接受
发送
DMA
状态
控制
通讯
控制块
存储器控制块
缓冲区RAM
6K4
打断
地址
数据
控制
地址
数据
控制
端口引脚
打断
8051
系统内存
4K
计数器
掉电
控制
属性
内存
WL102
CON组fi guration
图1 WL102最低配置框图
WL102
WL102系统概述
该WL102是一个高度集成的数字无线
适用于控制多个收发信机控制器
通道无线电数据传输速率高达1Mbit / s的2级或数据
的2Mbit / s的4级数据。它被设计来方便地连接
与WL600和WL800无线收发器芯片。
低功耗同步的片上RAM的使用和
系统块的选择性断电使WL102
非常适合敏感的应用提供动力。另外，
WL102可以从3V或5V电平与电源电压下工作
内置于主机和MAC系统之间的转换
主机接口。该WL102与最低配置
一个64K字节的外部ROM，用于存储代码，使得它非常适合
占用空间小的应用程序，和100引脚或144的选择
引脚TQFP封装1毫米使其适用于PC卡
应用程序。
100引脚封装选项允许使用的WL102
最低成本的解决方案。这包括所有的内部模块
在WL102硬件加上一个外部的选项
处理器，以取代内部的8051核心，
外部系统RAM和/或对其它的外围设备
处理器总线。 144引脚封装包括100引脚
功能，以及使用外部数据缓冲器的选择
的RAM （最多64K） ，以取代内部6.4K缓冲RAM ，
并采用并行合成负荷的选择引脚
活跃在中国建设银行块，数据表DE6003模式
DS4837应检查了更多相关信息
选项。
可以设想，在WL102硬件将使
发展的无线网络的对所述介质访问
层为网络的IEEE模型，用加法
的LLC层提供数据链路的等效
层的ISO网络模型。在这种系统中，主机
接口缓冲器RAM将提供之间的边界
在主机上的LLC层的运行和在MAC层
内部WL102 8051处理器，或可选外接
MAC系统处理器。
图1显示了WL102的内部架构。
该WL102提供主机系统之间的接口，
诸如PC或PDA ，它可以是一个PC卡接口或
一个8位的微处理器总线，并设计为一个接口
与DE6038 （ WL600 / WL800 ）无线收发器使用。
主机接口提供了一个缓冲和中断信号
主机和Mac系统之间的机制
处理器。 Mac系统中的处理器需要
提供的媒体访问的定时和控制功能
控制权。
超前信息
通信控制模块进行发送和
直接接收操作的缓冲RAM使最小化
在MAC系统处理器上的负载。最低
控制器的系统配置将是WL102加
外部代码存储器。
WL102硬件模块
系统处理器
的WL102包含嵌入的处理器，在相同
操作的行业标准8051微控制器，
不同之处在于，内部数据存储器是
从128到256字节增加。
系统总线和选通允许8051访问
完整的64字节的外部程序存储器。国内
存在连接到处理器的两个外部中断输入，
和两个定时器的输入。两个I / O端口引脚内部
连接到WL102内的块，而4的
其余的I / O端口引脚直接连到外部引脚，
包括串口接收和发送端口引脚。国内
地址解码提供给其它块的访问
该设备具有36 KB的处理器的64 KB的
地址范围是未分配的并且可用于
另外的外围设备。
8051解复用地址和数据总线是
可用外部以允许添加额外的
存储器或其它外围设备。
8051主频为内部系统时钟频率
对10MHz的。
如果附加的处理能力，需要对特定
应用的WL102也可以与一个外部用
处理器，而不是内部的8051这个外部
处理器还通过访问内部的WL102块
地址译码。中断和计数器输出
带来的外部引脚和两个控制信号还必须
被提供给WL102 。
数据RAM
该WL102包含4个字节的静态RAM的
处理器可以使用变量存储等，如果额外
存储空间是必须的，一个外部静态RAM也可
被使用，并且被映射到WL102的未使用区域
存储器映射。
4
超前信息
存储器控制块
存储器控制块允许访问双端口
缓冲液中使用的主机和WL102之间进行通信
系统进程。缓冲RAM的控制逻辑
允许主机异步读取或写入数据
同时为WL102 MAC系统。为了帮助仲裁
访问这个缓冲空间，硬件信号
系统也包括在内。
该WL102包含6784个字节的低功耗缓冲RAM
在芯片上。 144引脚封装选项还允许一个
要使用外部（单端口）的SRAM ，以增加
缓冲器RAM空间，高达64K字节。
WL102
通信控制模块
在WL102的此块执行许多功能
所需的数据包的发送和接收，
和接口直接向无线收发信机。对于电源
敏感的应用程序的配置寄存器可以有
它们的时钟关闭，一旦初始配置是
完整和协议，允许收发器
睡觉的时间周期，时钟对整个块可
通过电源控制寄存器被禁用。
商业罪案调查科处理所有的无线电控制信号和
可以由收发机所需要的定时被构造
被使用。建行可以直接访问存储在数据
缓冲RAM ，通过DMA总线分开的处理器总线，
一旦配置将最终处理或者传输
接待，包括CRC校验，地址匹配， OP-
方面的资料扰码（偏置抑制编码）和
的数据转移到/从缓冲器RAM中。
主机接口
主机接口已被设计为灵活
足以允许从小型微处理器系统的使用
到PC卡插槽。在最小配置中，它仅使用了
4地址位置和一个标准的微处理器类型
读写周期。该接口提供到所述接入
缓冲RAM，它是由两个主机和可接近
空调系统同时，也向控制寄存器
器，它允许主机复位或中断该MAC
处理器，并且执行一些其它的控制功能。
该WL102 。
数据的数据包通常缓存在内部缓冲器
正在发送或从MAC转移之前RAM
系统到主机。
8位接口是微处理器和PCMCIA-的COM
兼容的，具有一个单独的专用RAM提供255
用于配置属性存储器的字节和
控制一个PC卡。主机接口可用于通过
任何可以提供两个微处理器的接口类型
地址的比特，芯片使能信号，读/写选通信号
和8位数据，受到的时序要求
WL102 。该接口还提供了一个中断信号
主机和MAC系统之间的机制，以及
一些其它的控制功能，诸如硬件sema-
phore和复位电路。
对于较短的网络管理报文的MAC
系统的处理器能够直接读取/写入最多为64字节的
从/到建行FIFO数据。建行产生屏蔽
中断以定义点的MAC系统处理器
在接收/发送进程，以允许所述处理器
执行所需的任何附加的处理
succcccessfully完成接收或发送
序列。
建行的特点包括：
q
q
q
q
q
q
q
q
q
发送和接收的2级和4级
GFSK
比特流在625Kbps ， 1Mbps的和2Mbps的。
可配置的序言/帧字代
与识别
校验和生成和验证（ CRC -16和
CRC-32)
可选的数据编码方案：位填充，
加扰和偏置抑制编码（如
每草案IEEE 802.11 ）
进行DMA传输，并从专用数据路径
缓冲区RAM
上接收到的数据包的地址匹配
进行明确的分析接收到的信号
信道评估，其中包括16位倒计时
定时器
8 （屏蔽）中断源进行优化
该系统软件的运行
自动合成信道负载的接收/发送
采用WL600 / WL800时
5
WL102B
无线数据控制器
超前信息
DS4582 - 3.0 1999年7月
特点
q
订购信息
WL102B / IG / TP1R 100引脚封装
WL102BC /公关/ FP1R 144引脚封装
完整的CMOS单芯片，射频收发器
调节器
硬件实现的通信控制
块（ CCB）
使用外接闪光灯与协议无关的设计
内存
8051的内部和外部
处理器选项
内部/外部缓冲器和
处理器内存
块断电设施
PCMCIA/8bit
处理器主机接口缓冲
内存
高达1Mbps / 2级或2 Mbps的/ 4级操作
q
q
q
q
q
q
该WL102B是一款高度集成的CMOS无线数据
控制器的设计极大地降低成本
无线数据应用。它的工作原理与WL600C RF IF
芯片和WL800合成芯片来提供一个完整的
溶液为一个跳频，扩频无线电
在2.4至2.45 GHz的ISM频段。
它的灵活设计意味着它也可以在一个用于
使用一系列"proc-广泛的其他应用
essor" ，协议和额外的内存选项以及
如收音机在其它频率。
q
相关文档
WL600C ， WL800和WL102B （ DS4837 ）数据手册
接受
发送
DMA
状态
控制
通讯
控制块
存储器控制块
缓冲区RAM
6K4
打断
地址
数据
控制
地址
数据
控制
端口引脚
打断
8051
系统内存
4K
计数器
掉电
控制
属性
内存
WL102
CON组fi guration
图1 WL102最低配置框图
WL102
WL102系统概述
该WL102是一个高度集成的数字无线
适用于控制多个收发信机控制器
通道无线电数据传输速率高达1Mbit / s的2级或数据
的2Mbit / s的4级数据。它被设计来方便地连接
与WL600和WL800无线收发器芯片。
低功耗同步的片上RAM的使用和
系统块的选择性断电使WL102
非常适合敏感的应用提供动力。另外，
WL102可以从3V或5V电平与电源电压下工作
内置于主机和MAC系统之间的转换
主机接口。该WL102与最低配置
一个64K字节的外部ROM，用于存储代码，使得它非常适合
占用空间小的应用程序，和100引脚或144的选择
引脚TQFP封装1毫米使其适用于PC卡
应用程序。
100引脚封装选项允许使用的WL102
最低成本的解决方案。这包括所有的内部模块
在WL102硬件加上一个外部的选项
处理器，以取代内部的8051核心，
外部系统RAM和/或对其它的外围设备
处理器总线。 144引脚封装包括100引脚
功能，以及使用外部数据缓冲器的选择
的RAM （最多64K） ，以取代内部6.4K缓冲RAM ，
并采用并行合成负荷的选择引脚
活跃在中国建设银行块，数据表DE6003模式
DS4837应检查了更多相关信息
选项。
可以设想，在WL102硬件将使
发展的无线网络的对所述介质访问
层为网络的IEEE模型，用加法
的LLC层提供数据链路的等效
层的ISO网络模型。在这种系统中，主机
接口缓冲器RAM将提供之间的边界
在主机上的LLC层的运行和在MAC层
内部WL102 8051处理器，或可选外接
MAC系统处理器。
图1显示了WL102的内部架构。
该WL102提供主机系统之间的接口，
诸如PC或PDA ，它可以是一个PC卡接口或
一个8位的微处理器总线，并设计为一个接口
与DE6038 （ WL600 / WL800 ）无线收发器使用。
主机接口提供了一个缓冲和中断信号
主机和Mac系统之间的机制
处理器。 Mac系统中的处理器需要
提供的媒体访问的定时和控制功能
控制权。
超前信息
通信控制模块进行发送和
直接接收操作的缓冲RAM使最小化
在MAC系统处理器上的负载。最低
控制器的系统配置将是WL102加
外部代码存储器。
WL102硬件模块
系统处理器
的WL102包含嵌入的处理器，在相同
操作的行业标准8051微控制器，
不同之处在于，内部数据存储器是
从128到256字节增加。
系统总线和选通允许8051访问
完整的64字节的外部程序存储器。国内
存在连接到处理器的两个外部中断输入，
和两个定时器的输入。两个I / O端口引脚内部
连接到WL102内的块，而4的
其余的I / O端口引脚直接连到外部引脚，
包括串口接收和发送端口引脚。国内
地址解码提供给其它块的访问
该设备具有36 KB的处理器的64 KB的
地址范围是未分配的并且可用于
另外的外围设备。
8051解复用地址和数据总线是
可用外部以允许添加额外的
存储器或其它外围设备。
8051主频为内部系统时钟频率
对10MHz的。
如果附加的处理能力，需要对特定
应用的WL102也可以与一个外部用
处理器，而不是内部的8051这个外部
处理器还通过访问内部的WL102块
地址译码。中断和计数器输出
带来的外部引脚和两个控制信号还必须
被提供给WL102 。
数据RAM
该WL102包含4个字节的静态RAM的
处理器可以使用变量存储等，如果额外
存储空间是必须的，一个外部静态RAM也可
被使用，并且被映射到WL102的未使用区域
存储器映射。
4
超前信息
存储器控制块
存储器控制块允许访问双端口
缓冲液中使用的主机和WL102之间进行通信
系统进程。缓冲RAM的控制逻辑
允许主机异步读取或写入数据
同时为WL102 MAC系统。为了帮助仲裁
访问这个缓冲空间，硬件信号
系统也包括在内。
该WL102包含6784个字节的低功耗缓冲RAM
在芯片上。 144引脚封装选项还允许一个
要使用外部（单端口）的SRAM ，以增加
缓冲器RAM空间，高达64K字节。
WL102
通信控制模块
在WL102的此块执行许多功能
所需的数据包的发送和接收，
和接口直接向无线收发信机。对于电源
敏感的应用程序的配置寄存器可以有
它们的时钟关闭，一旦初始配置是
完整和协议，允许收发器
睡觉的时间周期，时钟对整个块可
通过电源控制寄存器被禁用。
商业罪案调查科处理所有的无线电控制信号和
可以由收发机所需要的定时被构造
被使用。建行可以直接访问存储在数据
缓冲RAM ，通过DMA总线分开的处理器总线，
一旦配置将最终处理或者传输
接待，包括CRC校验，地址匹配， OP-
方面的资料扰码（偏置抑制编码）和
的数据转移到/从缓冲器RAM中。
主机接口
主机接口已被设计为灵活
足以允许从小型微处理器系统的使用
到PC卡插槽。在最小配置中，它仅使用了
4地址位置和一个标准的微处理器类型
读写周期。该接口提供到所述接入
缓冲RAM，它是由两个主机和可接近
空调系统同时，也向控制寄存器
器，它允许主机复位或中断该MAC
处理器，并且执行一些其它的控制功能。
该WL102 。
数据的数据包通常缓存在内部缓冲器
正在发送或从MAC转移之前RAM
系统到主机。
8位接口是微处理器和PCMCIA-的COM
兼容的，具有一个单独的专用RAM提供255
用于配置属性存储器的字节和
控制一个PC卡。主机接口可用于通过
任何可以提供两个微处理器的接口类型
地址的比特，芯片使能信号，读/写选通信号
和8位数据，受到的时序要求
WL102 。该接口还提供了一个中断信号
主机和MAC系统之间的机制，以及
一些其它的控制功能，诸如硬件sema-
phore和复位电路。
对于较短的网络管理报文的MAC
系统的处理器能够直接读取/写入最多为64字节的
从/到建行FIFO数据。建行产生屏蔽
中断以定义点的MAC系统处理器
在接收/发送进程，以允许所述处理器
执行所需的任何附加的处理
succcccessfully完成接收或发送
序列。
建行的特点包括：
q
q
q
q
q
q
q
q
q
发送和接收的2级和4级
GFSK
比特流在625Kbps ， 1Mbps的和2Mbps的。
可配置的序言/帧字代
与识别
校验和生成和验证（ CRC -16和
CRC-32)
可选的数据编码方案：位填充，
加扰和偏置抑制编码（如
每草案IEEE 802.11 ）
进行DMA传输，并从专用数据路径
缓冲区RAM
上接收到的数据包的地址匹配
进行明确的分析接收到的信号
信道评估，其中包括16位倒计时
定时器
8 （屏蔽）中断源进行优化
该系统软件的运行
自动合成信道负载的接收/发送
采用WL600 / WL800时
5
