P
RELIMINARY
P
RODUCT
S
PECIFICATION
1
Z80180/Z8S180/
Z8L180 SL1919
E
NHANCED
Z180 M
ICROPROCESSOR
特点
s
s
s
s
s
s
s
s
s
1
代码兼容ZiLOG的Z80
中央处理器
扩展指令
两个链条链接的DMA通道
低掉电模式
片内中断控制器
三片等待状态发生器
片上振荡器/发生器
扩大MMU寻址（最多1 MB ）
主频串行I / O端口
s
s
s
s
s
s
s
2个16位计数器/定时器
两个增强型UART （高达512 Kbps）的
时钟速度： 6 ， 8 ， 10 ， 20 ， 33 MHz的
经营范围： 5V （ 3.3V @ 20兆赫）
工作温度范围： 0
°
C至+70
°
C
-40
°
C至+ 85
°
C扩展级温度范围
三包装样式
- 68引脚PLCC
- 64引脚DIP
- 80引脚QFP
概述
增强Z80180 / Z8S180 / Z8L180
显著im-
证明对以前Z80180模型，同时还提供
与现有的Zilog公司的Z80设备完全向后兼容。
该Z80180 / Z8S180 / Z8L180现在提供更快的执行速度
速度时，省电模式，及EMI噪声降低。
这增强了Z180的设计还采用了额外的
功能增强的ASCIS ， DMA中，我
cc
待机模式功耗。用加入了
“ ESCC样”波特率发生器（ BRGs ） ，这两个ASCIS
现在具有的灵活性和能力来传输数据异步
chronously在高达512 Kbps的速率。此外，该ASCI
接收器还增加了4字节的先入先出（FIFO ），它
可用于缓冲输入数据以减少发病
置信溢出错误的。在DMA中已被修改以
允许有一个“链联”的两个DMA通道时
集取从同一外围设备的DMA请求
装置。此功能允许非停止DMA操作BE-
补间的两个DMA通道，从而减少CPU的数量
干预（图1） 。
不仅在Z80180 / Z8S180 / Z8L180消耗更少
在比以前的型号正常操作电源，
它也被设计为意在进一三种模式
疗法降低功耗。 Zilog公司减少了我
cc
Pow-
在待机模式下呃消耗降到最低的
10
一个由停止外部振荡器和内部
时钟。休眠模式通过将降低功耗
CPU变成“停止”状态，从而消耗更少的电流
而租片上I / O设备仍在运行。该
系统停止模式将CPU和的导通
片上外设变成“停止”模式，从而减少
功耗更进一步。
一个新的时钟倍频功能已在实施
Z80180 / Z8S180 / Z8L180装置，可以让编程
聚体的内部时钟从外部的一倍
时钟。这允许提供一个系统的成本节约
使用成本更低的，较低频率的晶体，而不是
较高的成本和更高的速度振荡器。
增强Z180坐落在80 - pin的QFP ， 68引脚
PLCC和64引脚DIP封装。
DS971800401
初步
1-1
Z80180/Z8S180/Z8L180
增强Z180微处理器
注意事项：
与前述前斜线所有的信号，“/”是AC-
略去低，例如B // W（ WORD低有效） ; / B / W
（ BYTE低有效，只） 。可替换地，一个overslash
可被用于表示活性低，例如WR
ZiLOG公司
电源连接遵循传统的描述BE-
低：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
/ BUSREQ
/ RESET
/ BUSACK
/ MREQ
EXTAL
/ RFSH
/暂停
/等待
IORQ
XTAL
INT0
INT1
/ RD
定时
发电机
总线状态控制
中央处理器
打断
A18/TOUT
16-bit
可编程
重载定时器
(2)
/DREQ1
DMAC
S
(2)
TEND1
TXS
RXS/CTS1
中正
主频
串行I / O
PORT
地址总线（ 16位）
数据总线（ 8位）的
TXA0
异步
SCI
（通道0 ）
CKA0 ， / DREQ0
RXA0
/RTS0
/CTS0
/DCD0
TXA1
异步
SCI
（通道1）
CKA1 ， / TEND0
RXA1
MMU
地址
卜FF器
数据
卜FF器
VCC
VSS
A19-A0
D7-D0
图1. Z80180 / Z8S180 / Z8L180功能框图
1-2
初步
DS971800401
INT2
/ NMI
/ WR
/M1
ST
E
ZiLOG公司
Z80180/Z8S180/Z8L180
增强Z180微处理器
引脚说明
VSS
XTAL
EXTAL
/等待
/ BUSACK
/ BUSREQ
/ RESET
/ NMI
/INT0
/INT1
/INT2
ST
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18/TOUT
VCC
1
64
Z80180 64-
引脚DIP
32
33
PHI
/ RD
/ WR
/M1
E
/ MREQ
/ IORQ
/ RFSH
/暂停
/TEND1
/ DREQ
中正
RXS // CTS
TXS
CKA1//TEND0
RXA1
TXA1
CKA//DREQ0
RXA0
TXA0
/DCD0
/CTS0
/RTS0
D7
D6
D5
D4
D3
D2
D1
D0
VSS
1
图2. Z80180 64引脚DIP引脚CON组fi guration
DS971800401
初步
1-3
Z80180/Z8S180/Z8L180
增强Z180微处理器
ZiLOG公司
/INT0
/INT1
/INT2
ST
A0
A1
A2
A3
VSS
A4
A5
A6
A7
A8
A9
A10
A11
9
10
/ NMI
/ RESET
/ BUSREQ
/ BUSACK
/等待
EXTAL
XTAL
VSS
VSS
PHI
/ RD
/ WR
/M1
E
/ MREQ
/ IORQ
/ RFSH
1
61
60
Z80180/Z8S180/
Z8L180
68引脚PLCC
/暂停
/TEND1
/DREQ1
中正
RXS//CTS1
TXS
CKA1//TEND0
RXA1
TEST
TXA1
CKA0//DREQ0
RXA0
TXA0
/DCD0
/CTS0
/RTS0
D7
27
43
图3. Z80180 / Z8S180 / Z8L180 68引脚PLCC引脚CON组fi guration
1-4
A12
A13
A14
A15
A16
A17
A18/TOUT
VCC
A19
VSS
D0
D1
D2
D3
D4
D5
D6
初步
DS971800401
ZiLOG公司
Z80180/Z8S180/Z8L180
增强Z180微处理器
/ RFSH
N / C
N / C
/暂停
/TEND1
/DREQ1
中正
RXS/CTS1
TXS
CKA1//TEND0
RXA1
TEST
TXA1
N / C
CKA0//DREQ0
RXA0
TXA0
/DCD0
/CTS0
/RTS0
D7
N / C
N / C
D6
1
64
/ IORQ
/ MREQ
E
/M1
/ WR
/ RD
PHI
VSS
VSS
XTAL
N / C
EXTAL
/等待
/ BUSACK
/ BUSREQ
/ RESET
65
60
55
50
45
41
40
D5
D4
D3
D2
D1
D0
VSS
A19
VCC
A18/TOUT
NC
A17
A16
A15
A14
A13
Z80180/Z8S180/Z8L180
80引脚QFP
1
5
10
15
20
24
DS971800401
/ NMI
N / C
N / C
/INT0
/INT1
/INT2
ST
A0
A1
A2
A3
VSS
A4
N / C
A5
A6
A7
A8
A9
A10
A11
N / C
N / C
A12
图4. Z80180 / Z8S180 / Z8L180 80引脚QFP引脚CON组fi guration
初步
1-5
P
RELIMINARY
P
RODUCT
S
PECIFICATION
1
Z80180/Z8S180/
Z8L180 SL1919
E
NHANCED
Z180 M
ICROPROCESSOR
特点
s
s
s
s
s
s
s
s
s
1
代码兼容ZiLOG的Z80
中央处理器
扩展指令
两个链条链接的DMA通道
低掉电模式
片内中断控制器
三片等待状态发生器
片上振荡器/发生器
扩大MMU寻址（最多1 MB ）
主频串行I / O端口
s
s
s
s
s
s
s
2个16位计数器/定时器
两个增强型UART （高达512 Kbps）的
时钟速度： 6 ， 8 ， 10 ， 20 ， 33 MHz的
经营范围： 5V （ 3.3V @ 20兆赫）
工作温度范围： 0
°
C至+70
°
C
-40
°
C至+ 85
°
C扩展级温度范围
三包装样式
- 68引脚PLCC
- 64引脚DIP
- 80引脚QFP
概述
增强Z80180 / Z8S180 / Z8L180
显著im-
证明对以前Z80180模型，同时还提供
与现有的Zilog公司的Z80设备完全向后兼容。
该Z80180 / Z8S180 / Z8L180现在提供更快的执行速度
速度时，省电模式，及EMI噪声降低。
这增强了Z180的设计还采用了额外的
功能增强的ASCIS ， DMA中，我
cc
待机模式功耗。用加入了
“ ESCC样”波特率发生器（ BRGs ） ，这两个ASCIS
现在具有的灵活性和能力来传输数据异步
chronously在高达512 Kbps的速率。此外，该ASCI
接收器还增加了4字节的先入先出（FIFO ），它
可用于缓冲输入数据以减少发病
置信溢出错误的。在DMA中已被修改以
允许有一个“链联”的两个DMA通道时
集取从同一外围设备的DMA请求
装置。此功能允许非停止DMA操作BE-
补间的两个DMA通道，从而减少CPU的数量
干预（图1） 。
不仅在Z80180 / Z8S180 / Z8L180消耗更少
在比以前的型号正常操作电源，
它也被设计为意在进一三种模式
疗法降低功耗。 Zilog公司减少了我
cc
Pow-
在待机模式下呃消耗降到最低的
10
一个由停止外部振荡器和内部
时钟。休眠模式通过将降低功耗
CPU变成“停止”状态，从而消耗更少的电流
而租片上I / O设备仍在运行。该
系统停止模式将CPU和的导通
片上外设变成“停止”模式，从而减少
功耗更进一步。
一个新的时钟倍频功能已在实施
Z80180 / Z8S180 / Z8L180装置，可以让编程
聚体的内部时钟从外部的一倍
时钟。这允许提供一个系统的成本节约
使用成本更低的，较低频率的晶体，而不是
较高的成本和更高的速度振荡器。
增强Z180坐落在80 - pin的QFP ， 68引脚
PLCC和64引脚DIP封装。
DS971800401
初步
1-1
Z80180/Z8S180/Z8L180
增强Z180微处理器
注意事项：
与前述前斜线所有的信号，“/”是AC-
略去低，例如B // W（ WORD低有效） ; / B / W
（ BYTE低有效，只） 。可替换地，一个overslash
可被用于表示活性低，例如WR
ZiLOG公司
电源连接遵循传统的描述BE-
低：
连接
动力
地
电路
V
CC
GND
设备
V
DD
V
SS
/ BUSREQ
/ RESET
/ BUSACK
/ MREQ
EXTAL
/ RFSH
/暂停
/等待
IORQ
XTAL
INT0
INT1
/ RD
定时
发电机
总线状态控制
中央处理器
打断
A18/TOUT
16-bit
可编程
重载定时器
(2)
/DREQ1
DMAC
S
(2)
TEND1
TXS
RXS/CTS1
中正
主频
串行I / O
PORT
地址总线（ 16位）
数据总线（ 8位）的
TXA0
异步
SCI
（通道0 ）
CKA0 ， / DREQ0
RXA0
/RTS0
/CTS0
/DCD0
TXA1
异步
SCI
（通道1）
CKA1 ， / TEND0
RXA1
MMU
地址
卜FF器
数据
卜FF器
VCC
VSS
A19-A0
D7-D0
图1. Z80180 / Z8S180 / Z8L180功能框图
1-2
初步
DS971800401
INT2
/ NMI
/ WR
/M1
ST
E
ZiLOG公司
Z80180/Z8S180/Z8L180
增强Z180微处理器
引脚说明
VSS
XTAL
EXTAL
/等待
/ BUSACK
/ BUSREQ
/ RESET
/ NMI
/INT0
/INT1
/INT2
ST
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
A15
A16
A17
A18/TOUT
VCC
1
64
Z80180 64-
引脚DIP
32
33
PHI
/ RD
/ WR
/M1
E
/ MREQ
/ IORQ
/ RFSH
/暂停
/TEND1
/ DREQ
中正
RXS // CTS
TXS
CKA1//TEND0
RXA1
TXA1
CKA//DREQ0
RXA0
TXA0
/DCD0
/CTS0
/RTS0
D7
D6
D5
D4
D3
D2
D1
D0
VSS
1
图2. Z80180 64引脚DIP引脚CON组fi guration
DS971800401
初步
1-3
Z80180/Z8S180/Z8L180
增强Z180微处理器
ZiLOG公司
/INT0
/INT1
/INT2
ST
A0
A1
A2
A3
VSS
A4
A5
A6
A7
A8
A9
A10
A11
9
10
/ NMI
/ RESET
/ BUSREQ
/ BUSACK
/等待
EXTAL
XTAL
VSS
VSS
PHI
/ RD
/ WR
/M1
E
/ MREQ
/ IORQ
/ RFSH
1
61
60
Z80180/Z8S180/
Z8L180
68引脚PLCC
/暂停
/TEND1
/DREQ1
中正
RXS//CTS1
TXS
CKA1//TEND0
RXA1
TEST
TXA1
CKA0//DREQ0
RXA0
TXA0
/DCD0
/CTS0
/RTS0
D7
27
43
图3. Z80180 / Z8S180 / Z8L180 68引脚PLCC引脚CON组fi guration
1-4
A12
A13
A14
A15
A16
A17
A18/TOUT
VCC
A19
VSS
D0
D1
D2
D3
D4
D5
D6
初步
DS971800401
ZiLOG公司
Z80180/Z8S180/Z8L180
增强Z180微处理器
/ RFSH
N / C
N / C
/暂停
/TEND1
/DREQ1
中正
RXS/CTS1
TXS
CKA1//TEND0
RXA1
TEST
TXA1
N / C
CKA0//DREQ0
RXA0
TXA0
/DCD0
/CTS0
/RTS0
D7
N / C
N / C
D6
1
64
/ IORQ
/ MREQ
E
/M1
/ WR
/ RD
PHI
VSS
VSS
XTAL
N / C
EXTAL
/等待
/ BUSACK
/ BUSREQ
/ RESET
65
60
55
50
45
41
40
D5
D4
D3
D2
D1
D0
VSS
A19
VCC
A18/TOUT
NC
A17
A16
A15
A14
A13
Z80180/Z8S180/Z8L180
80引脚QFP
1
5
10
15
20
24
DS971800401
/ NMI
N / C
N / C
/INT0
/INT1
/INT2
ST
A0
A1
A2
A3
VSS
A4
N / C
A5
A6
A7
A8
A9
A10
A11
N / C
N / C
A12
图4. Z80180 / Z8S180 / Z8L180 80引脚QFP引脚CON组fi guration
初步
1-5
