高性能多核系统、复杂总线互连、大容量存储接口、高速外设接口、数模混合设计的片上系统级芯片成为主流，芯片设计复杂度和规模日益增加。

相较于设计，芯片验证面临的瓶颈问题更为严重，验证花费的时间往往占据了芯片整体研发周期的70%以上。

在芯片设计复杂性指数级增长的大趋势下，既不牺牲功能验证的完备性，同时又缩短验证周期、降低验证成本成为当下芯片验证方法学探索的重要课题。

对于ADC采样率的研究最高可达20GS/s，对于获取10GHz以上高频信号，只能依赖于国外高速采集模块，且高速ADC一般仅有6~8bit，转换位数变低，采样精细度也随之降低，而等效采样作为前沿技术，可以在信号的不同周期进行顺序采样，极大地降低了对采样率的要求，且可以实现14 bit及以上垂直分辨率，提高了采样精细度。

对信号进行等效采样，关键在于被测高频信号周期极短，需要一种极窄脉冲信号作为本振信号在ps级时间内触发信号。

故产生一种延时步进可调,边沿极窄的脉冲信号是进行等效采样、重构波形的关键技术。

通过以嵌入式计算机为核心的数据采集系统来实现；由于外部电路的增加，不便于外场携带和测试，不可避免地增加了测试系统的开发难度和信号传输处理的损失，可能还会导致数据同步解调异常和信噪比的恶化等，给被测试通路的测试带来一些不确定性。

深圳市恒凯威科技开发有限公司http://szhkwkj.51dzw.com