引 言

    随着数字静态相机（(Digital Still Camera, DSC）的迅速普及，通信功能正在成为该产品非常重要的特性，配置模拟调制解调器已成为DSC相机的通用通信手段。模拟调制解调器可用于以电子邮件附件形式传递一个或成组图象，将图象上载到基于网络的图象服务器，将图象传输至打印机，或者将成组图象下载到DSC相机的LCD屏上观看，也可通过NTSC/PAL输出端将DSC相机的输出传送到电视机屏幕上。

    目前，DSC相机模拟调制解调器通信的结构有两种。一种是FotoNation公司的分立式因特网用器件（IIA）；另一种是松下PalmCam PV-DC2590相机采用的双CF插槽。

    本文旨在探讨在DSC相机上集成模拟调制解调器功能的更佳体系结构。

    调制解调器体系结构

    传统的调制解调器结构依靠一个微控制器、一个数字信号处理器（DSP）和一个编解码器接口执行完整的调制解调器功能。微控制器的典型作用是处理操作系统接口及AT指令分析，执行数据压缩和纠错，并接通DSP。DSP根据不同的ITU标准调制和解调所有的信息。调制和解调对DSP的计算要求是非对称的；解调过程占用绝大部分处理能力，因为算法需根据输入的采样流作出复杂的决定，来抽取实际数据。编解码器在不同取样速率下执行A/D和D/A转换功能。编解码器也典型地集成了专用于扬声器应用程序的A/D和D/A功能。这就是典型的以控制器为基础的体系结构。

    最近已出现分割式结构，即在DSC相机的RISC微处理器上运行微控制器功能，而让DSP和编解码器保持原先的功能。这种功能分割的优点是可消除微控制器所需的RAM 和ROM，而且微控制器代码可在DSC相机的RISC微处理器上运行而又不致给后者带来过重负荷。由于DSP仍然用于执行全部处理密集型任务，因此该解决方案成为最佳的均衡处理方式。这种被称为“无控制器”的体系结构获得科胜讯调制解调器的支持。

    另一个变通方法是将DSP功能迁移到DSC相机的芯片组，可以由RISC CPU承担此功能，也可由嵌入式图像处理DSP来执行。在采用前一种方式时，RISC CPU负荷加重，因为需要同时执行计算密集型任务及处理DSC相机的多种任务环境。这时仍然保留编解码器，不过还需要一个连接编解码器的接口芯片。尽管从理论上说这种架构具有降低成本的优越性，但是实际上，这种“软件调制解调器”架构并不能达到预期效果。

    将调制解调器DSP代码转移到处理图象的DSP上运行会造成另外一系列问题，主要是因为调制解调器与图象要求执行的信号处理任务具有正交性。处理图象的DSP典型结构不适合处理调制解调器位流信号，或者说处理效果不佳。

   下表概要列出不同调制解调器体系结构的利弊

    DSC相机的RISC微处理器

    目前市场上的DSC相机微处理器工作时钟速率在60至80 MHz 之间，因为这些都是基于RISC的微处理器，假如每个时钟周期的流通量为一个指令，因此通常的速度为60-80 MIP。其中有些微处理器具有乘法累加（MAC）指令的DSP辅助功能，这对于筛选或换算等数字信号处理算法具有决定性意义。在一些处理器上，MAC指令可在一个时钟周期内执行，而另一些处理器则需要多至5个周期。无法单周期执行MAC指令的处理器不宜用于软件调制解调器，因为这要加重DSP的处理负荷。而目前市场上供应的大多数DSC相机都采用不能执行单周期MAC指令功能的微处理器。表2是目前普遍采用的DSC相机的结构元件。

    只有在微处理器处于满负荷的情况下才能实现60-80 MIP速率。为此，微处理器集成了单芯片缓存器。不过，这些缓存器通常为定制产品，而且容量仅为4kB。根据实施情况，缓存器的遗漏率在15-30%之间。在发生遗漏时，从主存贮器中提取数据或指令的代价颇为昂贵，这就会降低微处理器履行密集型DSP处理的效率。

    采用速度更快的微处理