【GS841Z18/36AT-180/166/150/100100引脚TQFP商用温度工业级温度特点】,IC型号GS841Z36AT-150,GS841Z36AT-150 PDF资料,GS841Z36AT-150经销商,ic,电子元器件-51电子网

GS841Z18/36AT-180/166/150/100

100引脚TQFP

商用温度

工业级温度

特点

256K ×18和128K ×36配置

用户可配置流水线和流量通过模式

NBT （无总线转左右）功能，允许零等待

完全引脚兼容，既流水线和流过

NtRAM ， NOBL 和ZBT SRAM的

IEEE 1149.1 JTAG兼容的边界扫描

3.3 V +10 ％ / - 5 ％，核心供电

2.5 V或3.3 V的I / O供电

LBO引脚的直线或交错突发模式

字节写操作（ 9位字节）

3芯片使能轻松深度扩展信号

时钟控制，注册地址，数据和控制

ZZ引脚自动断电

JEDEC标准的100引脚TQFP封装

无铅100引脚TQFP封装

4MB流水线和流量通过

同步NBT SRAM的

180兆赫， 100兆赫

3.3 V V

DD

2.5 V和3.3 V V

DDQ

因为它是一种同步装置，地址，数据输入，并

读/写控制输入端上捕获的上升沿

输入时钟。突发顺序控制（ LBO）必须连接到电源

铁路正常运行。异步输入包括

休眠模式使能（ ZZ ）和输出使能。输出使能

用于改写输出的同步控制

司机把RAM的输出驱动器关闭，在任何时候。

写周期是内部自定时的由上升开始

在时钟输入的边缘。这个特性消除了复杂的场外

通过异步SRAM芯片所需的写入脉冲的产生

并简化了输入信号的定时。

该GS841Z18 / 36AT可以由用户进行配置

工作在管道或流通方式。操作为

流水线同步装置中，除了在起立边沿

触发寄存器捕获输入信号，该装置

包括一个上升沿触发的输出寄存器。对于读

周期，流水线SRAM的输出数据由暂时存储

在访问周期内边沿触发的输出寄存器和

然后释放到输出驱动器的下一次上升边缘

时钟。

该GS841Z18 / 36AT与GSI的实现高

高性能的CMOS技术，是在一个JEDEC-可用

标准的100引脚TQFP封装。

功能说明

该GS841Z18 / 36AT是4Mbit的同步静态SRAM 。

GSI的NBT SRAM的，像ZBT ， NtRAM ， NOBL或其他

流水线的读/双晚写或流经读/单

后期写的SRAM ，允许使用所有可用总线

带宽不再需要插入取消选择周期

当设备从切换的读写周期。

参数简介

管道

3-1-1-1

溢流

通过

2-1-1-1

TCYCLE

t

KQ

I

DD

t

KQ

TCYCLE

I

DD

–180

5.5纳秒

3.2纳秒

335毫安

8纳秒

9.1纳秒

210毫安

–166

6.0纳秒

3.5纳秒

310毫安

8.5纳秒

10纳秒

190毫安

–150

6.6纳秒

3.8纳秒

280毫安

10纳秒

12纳秒

165毫安

–100

10纳秒

4.5纳秒

190毫安

12纳秒

15纳秒

135毫安

冯： 1.02 11/2004

1/30

2001年， GSI技术

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

GS841Z18/36AT-180/166/150/100

GS841Z18T引脚

NC

V

DDQ

V

SS

NC

DQ

B1

DQ

B2

V

SS

V

DDQ

DQ

B3

DQ

B4

FT

V

DD

V

DD

V

SS

DQ

B5

DQ

B6

V

DDQ

V

SS

DQ

B7

DQ

B8

DQ

B9

FT

V

SS

V

DDQ

NC

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

256K ×18

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

NC

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

8

A

9

A

17

NC

V

DDQ

V

SS

NC

DQ

A9

DQ

A8

DQ

A7

V

SS

V

DDQ

DQ

A6

DQ

A5

V

SS

QE

V

DD

ZZ

DQ

A4

DQ

A3

V

DDQ

V

SS

DQ

A2

DQ

A1

NC

V

SS

V

DDQ

NC

LBO

A

5

A

4

A

3

A

2

A

1

A

0

TMS

TDI

V

SS

V

DD

TDO

TCK

冯： 1.02 11/2004

2/30

A

10

A

11

A

12

A

13

A

14

A

15

A

16

2001年， GSI技术

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

GS841Z18/36AT-180/166/150/100

GS841Z36T引脚

DQ

C9

DQ

C8

DQ

C7

V

DDQ

V

SS

DQ

C6

DQ

C5

DQ

C4

DQ

C3

V

SS

V

DDQ

DQ

C2

DQ

C1

FT

V

DD

V

DD

V

SS

DQ

D1

DQ

D2

V

DDQ

V

SS

DQ

D3

DQ

D4

DQ

D5

DQ

D6

V

SS

V

DDQ

DQ

D7

DQ

D8

DQ

D9

100 99 98 97 96 95 94 93 92 91 90 89 88 87 86 85 84 83 82 81

1

80

2

79

3

78

4

77

5

76

6

75

7

74

8

73

9

72

128K X 36

10

71

顶视图

11

70

12

69

13

68

14

67

15

66

16

65

17

64

18

63

19

62

20

61

21

60

22

59

23

58

24

57

25

56

26

55

27

54

28

53

29

52

30

51

31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50

A

6

A

7

E

1

E

2

B

D

B

C

B

A

E

3

V

DD

V

SS

CK

W

CKE

G

ADV

NC

A

8

A

9

DQ

B9

DQ

B8

DQ

B7

V

DDQ

V

SS

DQ

B6

DQ

B5

DQ

B4

DQ

B3

V

SS

V

DDQ

DQ

B2

DQ

B1

V

SS

QE

V

DD

ZZ

DQ

A1

DQ

A2

V

DDQ

V

SS

DQ

A3

DQ

A4

DQ

A5

DQ

A6

V

SS

V

DDQ

DQ

A7

DQ

A8

DQ

A9

LBO

A

5

A

4

A

3

A

2

A

1

A

0

TMS

TDI

V

SS

V

DD

TDO

TCK

A

10

A

11

冯： 1.02 11/2004

3/30

A

12

A

13

A

14

A

15

A

16

2001年， GSI技术

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

GS841Z18/36AT-180/166/150/100

100引脚TQFP引脚说明

符号

A

0

, A

1

A

CK

B

A

B

C

B

D

W

E

1

E

2

E

3

G

ADV

CKE

NC

DQ

A

DQ

B

DQ

C

DQ

D

ZZ

FT

LBO

TMS

TDI

TDO

TCK

V

DD

V

SS

V

DDQ

TYPE

In

—

I / O

In

—

In

描述

突发地址输入，预紧突发计数器

地址输入

时钟输入信号

数据输入DQ字节写入信号

A1

-DQ

A9

;低电平有效

数据输入DQ字节写入信号

B1

-DQ

B9

;低电平有效

数据输入DQ字节写入信号

C1

-DQ

C9

;低电平有效

数据输入DQ字节写入信号

D1

-DQ

D9

;低电平有效

写使能;低电平有效

芯片使能;低电平有效

芯片使能;高电平有效;自解码的深度扩张

芯片使能;低电平有效;自解码的深度扩张

输出使能;低电平有效

前进/负载突发地址计数器控制引脚

时钟输入缓冲器使能;低电平有效

无连接

字节的数据输入和输出引脚

字节B数据输入和输出引脚

字节C数据输入和输出引脚

字节D数据输入和输出引脚

掉电控制;高电平有效

管线/流过模式控制;低电平有效

线性突发顺序;低电平有效

扫描测试模式选择

扫描测试数据

扫描测试数据输出

扫描测试时钟

3.3 V电源

地

降噪3.3 V输出电源

冯： 1.02 11/2004

4/30

2001年， GSI技术

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。

GS841Z18/36AT-180/166/150/100

功能细节

时钟

时钟的无效置到达RAM中的内部电路使能（ CKE ）输入块的时钟输入。它可用于

暂停RAM的操作。如果不遵守时钟使能建立或保持要求，将导致运行不稳定。

管道模式读取和写入操作

所有输入（除输出允许，线性突发顺序和休眠）的同步时钟的上升沿。单曲循环

读取和写入操作必须使用前进/负载引脚（ ADV ）启动保持为低电平，以加载新的地址。设备

激活是通过确认所有三个芯片使能输入完成（E

1

, E

2,

与ê

3

）。的使能任一项的无效

输入将停用的设备。

功能

读

写字节??一??

写字节“B”

写字节“C”

写字节“D”

写的所有字节

写入中止/ NOP

W

H

L

B

A

X

L

H

L

H

B

X

H

L

H

L

H

B

C

X

H

L

H

L

H

B

D

X

H

L

H

开始读操作时，同时满足下列条件时时钟的上升沿： CKE为低电平时，所有三个

芯片使能（ E1，E2和E3 ）是活动的，在写使能输入信号W置为无效高电平，并且ADV被置为低电平。地址

呈现给所述地址输入锁存到地址寄存器，并提交给存储器核心和控制逻辑。控制

逻辑确定读访问过程中，允许所请求的数据传播到输出寄存器的输入端。在

时钟的下一个上升沿的读数据被允许通过输出寄存器和到输出引脚传播。

发生写操作时，所选择的RAM ， CKE是积极的写输入采样为低电平，在时钟的上升沿。

字节写使能输入（B

A

, B

B

, B

C,

和B

D

）确定哪个字节将被写入。全或无可能被激活。写

周期没有活动字节写入输入一个空操作周期。流水线NBT SRAM提供双晚写功能，

相匹配的写命令与数据管道长度为2个周期的读命令与数据管道长度（ 2次）。在

时钟的第一个上升沿，启用，写，写字节（ s）和地址注册。该数据在与该地址相关联的是

在时钟的第三个上升边缘必需的。

流经模式读取和写入操作

在RAM中的流通过模式的操作非常相似，在流水线模式操作。一个读周期和激活

利用突发地址计数器是相同的。在流模式下通过该设备可能会开始后立即驶出新数据

新地址被读入内存，而不是拿着新的数据，直到下（第二）的时钟边沿。因此，在流

通过模式读取管道比管道模式一个周期更短。

写操作开始以相同的方式为好，但不同之处在于，写入管道是一个周期短，保留能力

把从读总线写入不插入任何死循环。而流水线NBT的RAM实现双晚

写协议，在流模式在单一的后期写的协议模式被观察到。因此，在通过流模式，地址

和控制被登记在时钟和数据的第一个上升沿在需要在数据输入引脚处的第二个上升沿

时钟。

冯： 1.02 11/2004

5/30

2001年， GSI技术

规格援引如有更改，恕不另行通知。对于最新的文档，请参见http://www.gsitechnology.com 。