特点
高性能，低功耗的AVR
8位微控制器
先进的RISC架构
- 131条指令 - 绝大多数为单时钟周期执行
- 32个8位通用工作寄存器
全静态工作
- 高达20 MIPS的吞吐量，在20兆赫
- 片上2周期乘法器
高耐用性非易失性内存段
- 16/32/ 64 /在系统的128K字节的自编程闪存程序存储器
- 512B / 1K / 2K / 4K字节的EEPROM
- 1/2/ 4 / 16K字节的片内SRAM
- 写/擦除周期：10,000闪存/ EEPROM 100000
- 数据保存： / 20年85°C百年，在25℃
(1)
- 可选Boot代码区具有独立锁定位
在系统编程通过片上引导程序
真正的同时读 - 写操作
- 可以对锁定的软件安全
JTAG （ IEEE 1149.1标准兼容）接口
- 边界扫描功能根据JTAG标准
- 广泛的片上调试支持
- 对Flash ， EEPROM ，熔丝位和锁定位通过JTAG接口编程
外设特性
- 两个8位定时器/计数器具有独立预分频器和比较模式
- 1个16位定时器/计数器具有独立预分频器，比较功能和捕捉模式
- 实时计数器具有独立振荡器
- 六个PWM通道
- 8通道， 10位ADC
差分模式下，可选择增益为1倍， 10倍或200倍
- 面向字节的两线串行接口
- 两个可编程的串行USART
- 主/从SPI串行接口
- 可编程看门狗定时器具有独立的片上振荡器
- 片上模拟比较器
- 中断和唤醒引脚电平变化
单片机特性
- 上电复位和可编程欠压检测
- 内部标定RC振荡器
- 外部和内部中断源
- 六个睡眠模式：空闲模式， ADC噪声抑制，省电，掉电，待机和
延长待机
I / O和封装
- 32个可编程I / O线
- 40引脚PDIP ， 44引脚TQFP封装， 44 - VQFN垫/ QFN / MLF
8-bit
微控制器
同
16/32/64/128K
字节的系统
可编程
FL灰
ATmega164A
ATmega164PA
ATmega324A
ATmega324PA
ATmega644A
ATmega644PA
ATmega1284
ATmega1284P
- 44 - 垫DRQFN
- 49球VFBGA
工作电压
– 1.8 - 5.5V
速度等级
- 0 - 4兆赫@ 1.8 - 5.5V
–
0 - 10兆赫@ 2.7 - 5.5V
摘要
–
0 - 20兆赫@ 4.5 - 5.5V
功耗在1 MHz ， 1.8V ，25°C
- 活动： 0.4毫安
- 掉电模式： 0.1μA
- 省电模式： 0.6μA （包括32千赫RTC ）
注意：
1.见
“数据保留”第9页
了解详细信息。
8272AS–AVR–01/10
164A/164PA/324A/324PA/644A/644PA/1284/1284P
1.引脚配置
1.1
引脚排列 - PDIP / TQFP / VQFN / QFN / MLF的
ATmega164A/164PA/324A/324PA/644A/644PA/1284/1284P
图1-1 。
引脚
PDIP
（ PCINT8 / XCK0 / T0 ） PB0
（ PCINT9 / CLKO / T1 ） PB1
（ PCINT10 / INT2 / AIN0 ） PB2
（ PCINT11 / OC0A / AIN1 ） PB3
（ PCINT12 / OC0B / SS ） PB4
（ PCINT13 / MOSI ） PB5
（ PCINT14 / MISO ） PB6
（ PCINT15 / SCK ） PB7
RESET
VCC
GND
XTAL2
XTAL1
（ PCINT24 / RXD0 ） PD0
（ PCINT25 / TXD0 ） PD1
（ PCINT26 / RXD1 / INT0 ） PD2
（ PCINT27 / TXD1 / INT1 ） PD3
（ PCINT28 / XCK1 / OC1B ） PD4
（ PCINT29 / OC1A ） PD5
（ PCINT30 / OC2B / ICP） PD6
PA0 （ ADC0 / PCINT0 ）
PA1 （ ADC1 / PCINT1 ）
PA2 （ ADC2 / PCINT2 ）
PA3 （ ADC3 / PCINT3 ）
PA4 （ ADC4 / PCINT4 ）
PA5 （ ADC5 / PCINT5 ）
PA6 （ ADC6 / PCINT6 ）
PA7 （ ADC7 / PCINT7 ）
AREF
GND
AVCC
PC7 （ TOSC2 / PCINT23 ）
PC6 （ TOSC1 / PCINT22 ）
PC5 （ TDI / PCINT21 ）
PC4 （ TDO / PCINT20 ）
PC3 （ TMS / PCINT19 ）
PC2 （ TCK / PCINT18 ）
PC1 （ SDA / PCINT17 ）
PC0 （ SCL / PCINT16 ）
PD7 （ OC2A / PCINT31 ）
TQFP / VQFN / QFN / MLF
PB4 （ SS / OC0B / PCINT12 ）
PB3 （ AIN1 / OC0A / PCINT11 ）
PB2 （ AIN0 / INT2 / PCINT10 ）
PB1 （ T1 / CLKO / PCINT9 ）
PB0 （ XCK0 / T0 / PCINT8 ）
GND
VCC
PA0 （ ADC0 / PCINT0 ）
PA1 （ ADC1 / PCINT1 ）
PA2 （ ADC2 / PCINT2 ）
PA3 （ ADC3 / PCINT3 ）
（ PCINT13 / MOSI ） PB5
（ PCINT14 / MISO ） PB6
（ PCINT15 / SCK ） PB7
RESET
VCC
GND
XTAL2
XTAL1
（ PCINT24 / RXD0 ） PD0
（ PCINT25 / TXD0 ） PD1
（ PCINT26 / RXD1 / INT0 ） PD2
PA4 （ ADC4 / PCINT4 ）
PA5 （ ADC5 / PCINT5 ）
PA6 （ ADC6 / PCINT6 ）
PA7 （ ADC7 / PCINT7 ）
AREF
GND
AVCC
PC7 （ TOSC2 / PCINT23 ）
PC6 （ TOSC1 / PCINT22 ）
PC5 （ TDI / PCINT21 ）
PC4 （ TDO / PCINT20 ）
注意：
在VQFN / QFN / MLF封装下的大型中心焊盘应焊接到地
董事会，以确保良好的机械稳定性。
(PCINT27/TXD1/INT1)
(PCINT28/XCK1/OC1B)
(PCINT29/OC1A)
(PCINT30/OC2B/ICP)
(PCINT31/OC2A)
PD3
PD4
PD5
PD6
PD7
VCC
GND
（ PCINT16 / SCL ） PC0
（ PCINT17 / SDA ） PC1
（ PCINT18 / TCK ） PC2
（ PCINT19 / TMS） PC3
2
8272AS–AVR–01/10
164A/164PA/324A/324PA/644A/644PA/1284/1284P
1.2
引脚排列 - DRQFN为ATmega164A / 164PA / 324A / 324PA
图1-2 。
DRQFN - 引脚
顶视图
A19
B16
A20
B17
A21
B18
A22
B19
A23
B20
A24
底部视图
A24
B20
A23
B19
A22
B18
A21
B17
A20
B16
A19
A1
B1
A2
B2
A3
B3
A4
B4
A5
B5
A6
A18
B15
A17
B14
A16
B13
A15
B12
A14
B11
A13
A18
B15
A17
B14
A16
B13
A15
B12
A14
B11
A13
A1
B1
A2
B2
A3
B3
A4
B4
A5
B5
A6
A12
B10
A11
B9
A10
B8
A9
B7
A8
B6
A7
表1-1 。
A1
B1
A2
B2
A3
B3
A4
B4
A5
B5
A6
DRQFN - 引脚
PB5
PB6
PB7
RESET
VCC
GND
XTAL2
XTAL1
PD0
PD1
PD2
A7
B6
A8
B7
A9
B8
A10
B9
A11
B10
A12
PD3
PD4
PD5
PD6
PD7
VCC
GND
PC0
PC1
PC2
PC3
A13
B11
A14
B12
A15
B13
A16
B14
A17
B15
A18
PC4
PC5
PC6
PC7
AVCC
GND
AREF
PA7
PA6
PA5
PA4
A19
B16
A20
B17
A21
B18
A22
B19
A23
B20
A24
PA3
PA2
PA1
PA0
VCC
GND
PB0
PB1
PB2
PB3
PB4
B8
A10
B9
A11
B10
A12
B6
A7
A8
B7
A9
3
8272AS–AVR–01/10
164A/164PA/324A/324PA/644A/644PA/1284/1284P
1.3
引脚排列 - VFBGA为ATmega164A / 164PA / 324A / 324PA
图1-3 。
VFBGA - 引脚
顶视图
1
A
B
C
D
E
F
G
2
3
4
5
6
7
7
6
底部视图
5
4
3
2
1
A
B
C
D
E
F
G
表1-2。
BGA - 引脚
1
2
PB4
PB5
RESET
XTAL2
PD1
PD3
PD4
3
PB2
PB3
PB7
PD0
PD5
PD6
VCC
4
GND
PB0
PB1
GND
PD7
PC0
GND
5
VCC
PA0
PA1
PA4
PC5
PC2
PC1
6
PA2
PA3
PA6
PA7
PC7
PC4
PC3
7
GND
PA5
AREF
GND
AVCC
PC6
GND
A
B
C
D
E
F
G
GND
PB6
VCC
GND
XTAL1
PD2
GND
4
8272AS–AVR–01/10
164A/164PA/324A/324PA/644A/644PA/1284/1284P
2.概述
该ATmega164A / 164PA / 324A / 324PA / 644A / 644PA / 1284 / 1284P是一款低功耗8位CMOS
基于AVR单片机的增强型RISC架构。通过执行强大的指令
在一个时钟周期中，请在ATmega164A / 164PA / 324A / 324PA / 644A / 644PA / 1284 / 1284P
的数据吞吐率高达1 MIPS每MHz使系统设计师能够优化
功耗和处理速度之间。
2.1
框图
框图
PA7..0
VCC
图2-1 。
PB7..0
RESET
动力
监督
POR / BOD &
RESET
PORT A（ 8 ）
PORT B（ 8 ）
GND
看门狗
定时器
看门狗
振荡器
A / D
变流器
类似物
比较
USART 0
XTAL1
振荡器
电路/
时钟
GENERATION
EEPROM
国内
带隙基准
SPI
XTAL2
8位T / C 0
中央处理器
JTAG / OCD
16位T / C 1
TWI
FL灰
SRAM
8位T / C 2
USART 1
C口（ 8 ）
端口D （ 8 ）
TOSC2/PC7
TOSC1/PC6
PC5..0
PD7..0
AVR内核具有丰富的指令集和32个通用工作寄存器。所有
32个寄存器是直接连接到所述算术逻辑单元（ALU） ，允许两个独立的
寄存器中在一个时钟周期中执行一个指令来访问。由此产生的
架构提高了代码效率，同时实现最高至10倍的速度比
传统的CISC微控制器。
该ATmega164A / 164PA / 324A / 324PA / 644A / 644PA / 1284 / 1284P提供以下功能：
5
8272AS–AVR–01/10
